随着航天技术的发展，载人飞船、空间站等复杂航天器对空-地或空-空之间数据传输速率的要求越来越高。在此情况下，为了提高空间通信中数据传输的可靠性，保证接收端分路系统能和发送端一致，必须要经过帧同步。对卫星基带信号处理来说，帧同步是处理的第一步也是关键的一步。只有正确帧同步才能获取正确的帧数据进行数据处理。因此，帧同步的效率，将直接影响到整个卫星基带信号处理的结果。 @@ 本设计在研究CCSDS标准及帧同步算法的基础上，利用硬件描述语言及ISE9．2i开发平台在基于FPGA的硬件平台上设计并实现了单路数据输入及两路合路数据输入的帧同步算法，并解决了其中可能存在的帧滑动及模糊度问题。在此基础之上，针对两路合路输入时可能存在的两路输入不同步或帧滑动在两路中分布不均匀问题，设计实现了两路并行帧同步算法，并利用ModelSim SE 6．1f工具对上述算法进行了前仿真和后仿真，仿真结果表明上述算法符合设计要求。 @@ 本论文首先介绍了课题研究的背景及国内外研究现状，其次介绍了与本课题相关的基础理论及系统的软硬件结构。然后对单路数据输入帧同步、两路数据合路输入帧同步和两路并行帧同步算法的具体设计及实现过程进行了详细说明，并给出了后仿真结果及结果分析。最后，对论文工作进行了总结和展望，分析了其中存在的问题及需要改进的地方。 @@关键词 FPGA；CCSDS；帧同步：模糊度；帧滑动
上传时间： 2013-06-11
上传用户：liglechongchong
I2C(Inter Integrated Circuits)是Philips公司开发的用于芯片之间连接的串行总线，以其严格的规范、卓越的性能、简便的操作和众多带I2C接口的外围器件而得到广泛的应用并受到普遍的欢迎。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用Verilog/FPGA来实现一个随机读/写的I2C接口电路，实现与外围I2C接口器件E2PROM进行数据通信，实现读、写等功能，传输速率实现为100KBps。在Modelsim6.0仿真软件环境中进行仿真，在Xilinx公司的ISE9.li开发平台上进行了下载，搭建外围电路，用Agilem逻辑分析仪进行数据采集，分析测试结果。 首先，介绍了微电子设计的发展概况以及设计流程，重点介绍了HDL/FPGA的设计流程。其次，对I2C串行总线进行了介绍，重点说明了总线上的数据传输格式并对所使用的AT24C02 E2PROM存储器的读／写时序作了介绍。第三，基于Verilog _HDL设计了随机读/写的I2C接口电路、测试模块和显示电路；接口电路由同步有限状态机(FSM)来实现；测试模块首先将数据写入到AT24C02的指定地址，接着将写入的数据读出，并将两个数据显示在外围LED数码管和发光二极管上，从而直观地比较写入和输出的数据的正确性。FPGA下载芯片为Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent逻辑分析仪进行传输数据的采集，分析数据传输的时序，从而验证电路设计的正确性。最后，论文对所取得的研究成果进行了总结，并展望了下一步的工作。
上传时间： 2013-06-27
上传用户：liuchee
I2C(Inter Integrated Circuits)是Philips公司开发的用于芯片之间连接的串行总线，以其严格的规范、卓越的性能、简便的操作和众多带I2C接口的外围器件而得到广泛的应用并受到普遍的欢迎。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用Verilog/FPGA来实现一个随机读/写的I2C接口电路，实现与外围I2C接口器件E2PROM进行数据通信，实现读、写等功能，传输速率实现为100KBps。在Modelsim6.0仿真软件环境中进行仿真，在Xilinx公司的ISE9.li开发平台上进行了下载，搭建外围电路，用Agilem逻辑分析仪进行数据采集，分析测试结果。 首先，介绍了微电子设计的发展概况以及设计流程，重点介绍了HDL/FPGA的设计流程。其次，对I2C串行总线进行了介绍，重点说明了总线上的数据传输格式并对所使用的AT24C02 E2PROM存储器的读／写时序作了介绍。第三，基于Verilog _HDL设计了随机读/写的I2C接口电路、测试模块和显示电路；接口电路由同步有限状态机(FSM)来实现；测试模块首先将数据写入到AT24C02的指定地址，接着将写入的数据读出，并将两个数据显示在外围LED数码管和发光二极管上，从而直观地比较写入和输出的数据的正确性。FPGA下载芯片为Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent逻辑分析仪进行传输数据的采集，分析数据传输的时序，从而验证电路设计的正确性。最后，论文对所取得的研究成果进行了总结，并展望了下一步的工作。
上传时间： 2013-06-08
上传用户：再见大盘鸡
H.264视频编解码标准以其高压缩比、高图像质量、良好的网络适应性等优点在数字电视广播、网络视频流媒体传输、视频实时通信等许多方面得到了广泛应用。提高H.264帧内预测的速度，对于实时性要求较高的场合具有重大的意义。为此，论文在总结国内外相关研究的基础上，针对H.264帧内预测的软件实现具有运算量大、实时性差等缺点，提出了一种基于FPGA的高并行、多流水线结构的帧内预测算法的硬件实现。 论文在详细阐述H.264帧内预测编码技术的基础上，分析了17种预测模式算法，通过Matlab仿真建模，直观地给出了预测模式的预测效果，并在JM12.2官方验证平台上测试比较各种预测模式对编码性能的影响，以此为根据对帧内预测模式进行裁剪。接着论文提出了基于FPGA的帧内预测系统的设计方案，将前段采集剑的RGB图像通过色度转换模块转换成YCbCr图像，存入片外SDRAM中，控制模块负责读写数掘送入帧内预测模块进行处理。帧内预测模块中，采用一种并行结构的可配置处理单元，即先求和再移位最后限幅的电路结构，来计算各预测模式下的预测值，极大地减小了预测电路的复杂度。针对预测模式选择算法，论文采用多模式并行运算的方法，即多个结构相同的残差计算模块，同时计算各种预测模式对应的SATD值，充分发挥FPGA高速并行处理的能力。其中Hadamard变换使用行列分离的变换方法，采用蝶形快速变换、流水线设计提高硬件的工作效率。最后，论文设计了LCD显示模块直观地显示所得到的最佳预测模式。 整个帧内预测系统被划分成多个功能模块，采用层次化、模块化的设计思想，并采用流水线结构和乒乓操作来提高系统的并行性、运行速度和总线利用率。所有模块用Verilog语言设计，由Modelsim仿真和集成开发环境ISE9.1综合。仿真与综合结果表明，系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上，能够较好地满足实时性要求。论文对于研究基于FPGA的H.264视频压缩编码系统进行了有益的探索，具有一定的实用价值。
上传时间： 2013-07-21
上传用户：ABCD_ABCD
近几年来，OFDM技术引起了人们的广泛注意，根据这项新技术，很多相关协议被提出来。其中WiMax代表空中接口满足IEEE802.16标准的宽带无线通信系统，IEEE标准在2004年定义了空中接口的物理层(PHY)，即802.16d协议。该协议规定数据传输采用突发模式，调制方式采用OFDM技术，传输速率较高且实现方便、成本低廉，已经成为首先推广应用的商业化标准。本文对IEEE802.16d OFDM系统物理层进行了研究，并在XILINX公司的Virtexpro II芯片上实现了基带算法。 ⑴探讨了OFDM基本原理及其关键技术。根据IEEE802.16d OFDM系统的物理层发送端流程搭建了基带仿真链路，利用MATLAB/SIMULINK仿真了OFDM系统在有无循环前缀(CP)、多径数目不同等情况下的性能变化。由于同步算法和信道估计算法计算量都很大，为了找到适合采用FPGA实现的算法，分析了同步误差和不同信道估计算法对接收信号的影响，并结合计算量的大小提出了一种新的联合同步算法，以及得出了LS信道估计算法最适合802.16d系统的结论。 ⑵完成了基带发射机和接收机的FPGA硬件电路实现。为了使系统的时钟频率更高，采用了流水线的结构。设计中采用编写Verilog程序和使用IP核相结合的办法，实现了新的联合同步算法，并且通过简化结构，避免了信道估计算法中的繁琐除法。利用ISE9.2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真，并将仿真结果和MATLAB软件计算结果相对比。结果表明，采用16位数据总线可达到理想的精度。 ⑶采用串口通信的方式对基带系统进行了验证。通过串口通信从功能上表明该系统确实可行。
上传时间： 2013-04-24
上传用户：zhangyigenius
摘要：本文简要介绍了Xilinx最新的EDK9.1i和ISE9.1i等工具的设计使用流程，最终在采用65nm工艺级别的Xilinx Virtex-5 开发板ML505 上同时设计实现了支持TCP/IP 协议的10M/100M/1000M 的三态以太网和千兆光以太网的SOPC 系统,并对涉及的关键技术进行了说明。关键词：FPGA；EDK；SOPC；嵌入式开发；EMAC；MicroBlaze 本研究采用业界最新的Xilinx 65ns工艺级别的Virtex-5LXT FPGA 高级开发平台，满足了对于建造具有更高性能、更高密度、更低功耗和更低成本的可编程片上系统的需求。Virtex-5以太网媒体接入控制器(EMAC)模块提供了专用的以太网功能，它和10/100/1000Base-T外部物理层芯片或RocketIOGTP收发器、SelectIO技术相结合，能够分别实现10M/100M/1000M的三态以太网和千兆光以太网的SOPC 系统。
上传时间： 2013-10-14
上传用户：sun_pro12580
摘要：本文简要介绍了Xilinx最新的EDK9.1i和ISE9.1i等工具的设计使用流程，最终在采用65nm工艺级别的Xilinx Virtex-5 开发板ML505 上同时设计实现了支持TCP/IP 协议的10M/100M/1000M 的三态以太网和千兆光以太网的SOPC 系统,并对涉及的关键技术进行了说明。关键词：FPGA；EDK；SOPC；嵌入式开发；EMAC；MicroBlaze 本研究采用业界最新的Xilinx 65ns工艺级别的Virtex-5LXT FPGA 高级开发平台，满足了对于建造具有更高性能、更高密度、更低功耗和更低成本的可编程片上系统的需求。Virtex-5以太网媒体接入控制器(EMAC)模块提供了专用的以太网功能，它和10/100/1000Base-T外部物理层芯片或RocketIOGTP收发器、SelectIO技术相结合，能够分别实现10M/100M/1000M的三态以太网和千兆光以太网的SOPC 系统。
上传时间： 2013-10-28
上传用户：DE2542
通过Xilinx Sparten3E Starter Kit验证程序，开发环境使用的是ISE9.1
标签： Sparten3E Starter Xilinx Kit
上传时间： 2014-01-26
上传用户：ardager
本算法基于leon2协处理器接口标准，内含testbench，在modelsim中仿真通过，在ISE9.2中综合及后仿真通过。
上传时间： 2016-12-26
上传用户：gdgzhym
在FPGA实现的加法器实现的Veilog代码，应用软件为赛林思公司的ISE9.1
上传时间： 2017-05-16
上传用户：youlongjian0
