usb1.1的设备控制器IP核，是用verilog硬件描述语言写的
上传时间： 2013-12-22
上传用户：cc1015285075
FFT变换的IP核的源代码 VHDL~
上传时间： 2015-03-15
上传用户：bjgaofei
这个是专门用在ALtera第二代PLD MAXII上的16位微处理器IP核，文档齐全
上传时间： 2015-03-20
上传用户：ecooo
以太网10/100M IP核Verilog源码，可综合。
上传时间： 2015-04-15
上传用户：zhyiroy
ALTERA的FPGA的IP核的源代码,为使用ALTERA的FPGA的相关设计提供参考.
上传时间： 2015-04-18
上传用户：ruan2570406
这是一个I2C串行数据通信协议以VHDL硬件描述语言实现的IP核，可直接编译运行
上传时间： 2015-04-27
上传用户：chenbhdt
经过门级网单验证的USB2.0 IP核 RTL代码
上传时间： 2014-01-06
上传用户：heart520beat
摘要 探讨了IP 核的验证与测试的方法及其和 VHDL语言在 IC 设计中的应用 并给出了其在RISC8 框架 CPU 核中的下载实例．
上传时间： 2014-07-10
上传用户：lunshaomo
soc中IP核集成时所采用的一种片上总线，开发的，为opencores所采用，wishbone片上总线指南
上传时间： 2014-01-22
上传用户：colinal
fpga 8051单片机IP核。This is version 1.3 of the MC8051 IP core
上传时间： 2015-06-12
上传用户：waitingfy
