IP核就是知识产权核或知识产权模块的意思,在EDA技术开发中具有十分重要的地位。美国著名的Dataquest咨询公司将半导体产业的IP定义为“用于ASIC或FPGA中的预先设计好的电路功能模块”。IP主要分为软IP、固IP和硬IP。软IP是用Verilog/VHDL等硬件描述语言描述的功能块,但是并不涉及用什么具体电路元件实现这些功能。固IP是完成了综合的功能块。硬IP提供设计的最终阶段产品——掩膜。[1]
usb1.1的设备控制器IP核,是用verilog硬件描述语言写的...
📅
👤 cc1015285075
FFT变换的IP核的源代码 VHDL~...
📅
👤 bjgaofei
这个是专门用在ALtera第二代PLD MAXII上的16位微处理器IP核,文档齐全...
📅
👤 ecooo
以太网10/100M IP核Verilog源码,可综合。...
📅
👤 zhyiroy
ALTERA的FPGA的IP核的源代码,为使用ALTERA的FPGA的相关设计提供参考....
📅
👤 ruan2570406