DDR3高速IP控制核,里面包括仿真、IP示例程序,实现乒乓FIFO操作...
使用Verilog进行开发的IP核,包括了FIFO以及与sd卡进行交互的模块...
quartus II 的SDRAM控制器IP,可用于图片缓存等...
ALTERA_SRAM_IP 核,包括verilog文件,tcl文件以及pdf...
可以用来学习8051IP核设计,掌握8051的开发,以及SOC的设计...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源