usb1.1 ip核,使用verilog编写...
实现fft的ip核,用vhdl语言实现。...
PCI IP核功能实现,符合V2.2协议...
DDR3高速IP控制核,里面包括仿真、IP示例程序,实现乒乓FIFO操作...
使用Verilog进行开发的IP核,包括了FIFO以及与sd卡进行交互的模块...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源