源码文件
module JACK1800; title 'BlackJack machine Adam Zilinskas Data I/O Corporation 3 Oct 1989' jack1800 device 'E1800';…
INOUT 源代码
INOUT技术作为电子设计中的关键接口，广泛应用于数据传输、信号处理及通信系统中。掌握INOUT端口的应用，不仅能够提升电路的灵活性与兼容性，还能有效解决高速信号完整性问题。无论是嵌入式开发还是FPGA编程，深入了解INOUT特性的工程师都能在项目中游刃有余。本页面汇集了11个精…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 16 / 50 页
源码文件
entity KS32C41100 is generic (PHYSICAL_PIN_MAP : string := "Unknown"); port ( PEXTCLK :in bi…
源码文件
---------------------------------------------------------------------------- ---- ---- ---- WISHBONE RISCMCU IP Core …
源码文件
library verilog; use verilog.vl_types.all; entity cpu is port( clk : in vl_logic; reset …
源码文件
library verilog; use verilog.vl_types.all; entity ram is port( data : inout vl_logic_vector(7 downto 0); …
源码文件
// version 2: corrected // #include // #include #include #include /** ** ** note: use of preStandard iostream lib…
源码文件
// version 1: incorrect // #include // #include #include #include /** ** stanl@john:d.ch20 268 : cat moby_dick.co…
源码文件
----------------------------------------------------------------------------- -- This file is a part of the LEON VHDL model -- C…
源码文件
NAME USBJmpTbl extrn code (ISR_Sudav, ISR_Sof, ISR_Sutok, ISR_Susp, ISR_Ures, ISR_Highspeed, ISR_Ep0ack, ISR_Stub, ISR_Ep0…
源码文件
module FeedData ( CLK, Gain, FeedK, __output_name, __output_name, __inout_name, __inout_name ); input…