(2,1,9)软判决Viterbi译码器的设计与FPGA实现
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法,它具有译码效率高、速度快等特点,被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9,码率为1/2,采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念,阐...
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法,它具有译码效率高、速度快等特点,被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9,码率为1/2,采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念,阐...
设计了一款基于Avalon总线的8051MCU IP核。它支持MCS-51指令集,优化内部的结构,通过采用流水线技术、指令映射技术、指令预取技术、微代码技术等极大的提高了IP核的工作速度,使IP核在100MHz时钟下,能够单周期执行一条指令。本设计使用Modelsim软件完成了功能仿真和时序仿真,并...
单片机应用技术选编10 目录 第一章 专题论述1.1 嵌入式系统的技术发展和我们的机遇(2)1.2 一种新的电路设计和实现方法——进化硬件(8)1.3 从8/16位机到32位机的系统设计(13)1.4 混合SoC设计(18)1.5 AT24系列存储器数据串并转换接口的IP核设计(23)1.6 低能耗...
QuartusII中利用免费IP核的设计 作者:雷达室 以设计双端口RAM为例说明。 Step1:打开QuartusII,选择File—New Project Wizard,创建新工程,出现图示对话框,点击Next; ...
QuartusII中利用免费IP核的设计 作者:雷达室 以设计双端口RAM为例说明。 Step1:打开QuartusII,选择File—New Project Wizard,创建新工程,出现图示对话框,点击Next; ...