Hello+FPGA全部资料 - 虫虫开发者社区

2013-12-17 164 Hello+FPGA

2014-01-20 104 Hello+FPGA

2013-12-12 179 Hello+FPGA

2023-01-09 4 Hello+FPGA

写了一个很简单的内核！只是在屏幕上打印“hello,world”但分析此代码，可详细了解系统的引导过程，以及可以编写UCOS的系统引导程序

2015-05-22 92 Hello+FPGA

2014-01-25 177 Hello+FPGA

异步FIFO是一种先进先出的电路，使用在需要产时数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。...

2013-07-30 157 Hello+FPGA

FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用

2013-08-22 104 Hello+FPGA

介绍FPGA 设计时序收敛方面知识的PPT

2024-05-19 6 Hello+FPGA

异步FIFO是一种先进先出的电路，使用在需要产时数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。...

2024-06-13 3 Hello+FPGA

Hello+FPGA