Verilog HDL的PLI子程序接口
Verilog HDL的PLI子程序接口,用于与用户C程序在2个方向上传输数据,可用xilinx ISE,quartusii或modelsim仿真,...
Verilog HDL的PLI子程序接口,用于与用户C程序在2个方向上传输数据,可用xilinx ISE,quartusii或modelsim仿真,...
王金明的Verilog HDL程序集合,包含各个常用的程序...
详细的SDRAM控制器HDL代码,最顶层代码,很清晰...
台湾verilog hdl硬件描述性语言,适合有基础的人...
adder4 hdl ok in Quartus II 5.1...