HDL+Testing
HDL+Testing技术资料下载专区，收录834份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
资源总数
834
HDL+Testing 全部资料 834 份
移位运算器SHIFTER 使用Verilog HDL 语言编写
移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入...
2014-01-16
86
This simple example allows you to get familiar with Active-HDL s Memory Viewer.
This simple example allows you to get familiar with Active-HDL s Memory Viewer.
2013-12-18
70
Verilog-HDL实践与应用系统设计 210页 18.0M.pdf
可编程逻辑器件相关专辑 96册 1.77GVerilog-HDL实践与应用系统设计 210页 18.0M.pdf
2014-05-05
74
Verilog-HDL实践与应用系统设计 210页 18.0M.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog-HDL实践与应用系统设计 210页 18.0M.pdf
2023-05-24
5
使用Verilog-HDL设计2位-16进制计数器
实验目的： 学习计数器的设计、仿真和硬件测试方法。 实验内容及步骤： 1.使用Verilog HDL设计2位 16进制计数器,由DE2的KEY0输入计数值，在HEX1，HEX0上显示计数值。 2...
2022-09-05
2
有限状态机和可综合风格的Verilog HDL
由于Verilog HDL和 VHDL 行为描述用于综合的历史还只有短短的几年，可综合风格的Verilog HDL 和VHDL的语法只是它们各自语言的一个子集。又由于HDL的可综合性研究近年来非常活跃，可综合子集的国际标准目前尚未最后形成，...
2022-09-08
3