HDL+Testing全部资料 - 虫虫开发者社区

This is SvmFu, a package for training and testing support vector machines (SVMs). It s written in C++. It uses template...

2015-07-03 120 HDL+Testing

2014-11-07 60 HDL+Testing

采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog

2013-07-06 107 HDL+Testing

VERILOG HDL 实际工控项目源码\r\n开发工具 altera quartus2

2013-09-05 114 HDL+Testing

·详细说明：正式出版物《Verilog HDL 硬件描述语言》一书的精美 PDF 电子版。- Official publication Verilog HDL Hardware Description Language a book fin...

2013-07-02 156 HDL+Testing

·  内容提要 本书的鲜明特色在于帮助读者全面、正确地理解Verilog硬件描述语言的综合。本书以电路综合为目标，针对各种语言结构逐一讨论了其可综合性、仿真与综合时的语义差别以及相关的各种相关的各种用法，给出了...

2013-07-01 192 HDL+Testing

用Verilog HDL实现I2C总线功能，对I2C总线有很大帮助

2013-12-28 145 HDL+Testing

用Verilog HDL实现I2C总线功能，对I2C总线有很大帮助

2013-12-31 22 HDL+Testing

PPT是和视频教程配套的，视频教程地址http://i.youku.com/u/UMTExNzExOTgw/videos,和PPT配套使用的教程里面讲了systemverilog从文档到仿真，上板测试的整个流程，可能对有些朋友有帮助

2014-12-28 83 HDL+Testing

PCI总线是目前最为流行的一种局部性总线通过对PCI总线一些典型功能的分析以及时序的阐述，利用VetilogHDL设计了一个将非PCI功能设备转接到PC1总线上的IP Core 同时，通过在ModeISim SE PLUS 6．0 上运行...

2014-12-30 187 HDL+Testing

HDL+Testing