H-JTAG USB仿真器是一款高速USB接口仿真器。仿真器采用USB接口供电，无需外接电源。支持10K~15MHZ的JTAG时钟,，可提供最高可达750 KB/S的下载速度与最高可达550 KB/S读取速度。与H-JTAG/H-FLASHER配合使用，可以实现高速调试与下载。该仿真器灵活，高效，稳定性好，能够全面满足用户的需求
上传时间： 2013-07-30
上传用户：eeworm
本文在分析干式电力变压器绝缘结构和电场分布特点的基础上，建立了四种电场分析模型：二维和三维高压绕组电场分析模型、二维和三维端部电场分析模型。以SG10型H级绝缘空气自冷干式变压器为具体分析对象，采用ANSYS有限元分析软件对四个电场模型进行了有限元建模，并完成了有限元分析，得出相应的干式电力变压器绝缘的电场强度和分布分析结果。 在深入理解ANSYS有限元分析软件接口的基础上，编写了以APDL参数化语言为基础的命令流程序，并采用C++Builder6.0软件编写了实现模型修改和结果显示的程序，完成了干式电力变压器电场有限元分析系统的开发。应用该软件，用户可以对四个模型的绝缘结构尺寸、介电常数等参数直接进行修改，在调用ANSYS软件进行有限元分析后，可以得到非常直观的相应干式电力变压器绝缘的电场强度和分布结果，包括显示电场的最大电场强度值及其位置，以及用图像方式显示模型的电场强度矢量图利分布云图。本文工作对于研究干式电力变压器的电场分布以及绝缘合理设计具有工程意义。
上传时间： 2013-06-26
上传用户：tianyi223
永磁同步发电机由于一系列高效节能的优点，在工农业生产、航空航天、国防和日常生活中得到广泛应用，并且受到许多学者的关注，其研究领域主要涉及永磁同步发电机的设计、精确性能分析、控制等方面。 本课题作为国家自然科学基金项目《无刷无励磁机谐波励磁的混合励磁永磁电机的研究》的课题，主要研究永磁电机的电磁场空载和负载计算，求出永磁电机的电压波形和电压调整率，为分段式转子的混合励磁永磁电机的研究奠定基础，主要做了以下工作： 首先介绍了永磁同步发电机的基本原理，包括永磁同步发电机的结构形式和永磁同步发电机的运行性能，采用传统解析理论给出了电压调整率的计算方法及外特性的计算模型；然后用有限元ANSYS对永磁同步发电机样机进行实体建模，经过定义分配材料、划分网格、加边界条件和载荷、求解计算等，得到矢量磁位Az、磁场强度H、磁感应强度B等结果，直观地看出电机内部的磁场分布情况。 其次根据电磁场计算结果，应用齿磁通法对其进行后处理。该方法求解转子在一个齿距内不同位置处的磁场，以定子齿的磁通为计算单位，根据绕组与齿的匝链关系，计算出磁链随时间的变化，进而得到永磁同步发电机空、负载时电压大小及波形。通过计算结果写实验结果对比，验证了齿磁通法的正确性，为计算永磁同步发电机各种性能特性提供有力工具。 最后，基于齿磁通法对永磁同步发电机的外特性进行了深入研究，定量分析了结构参数对外特性的影响规律，提出了有效降低电压调整率的方法的是：增加气隙长度g的同时，适当增加永磁体的磁化方向的长度hm；此外，要尽量的减少每相串联匝数N和增大导线面积以减小阻抗参数。通过改变电机的结构参数，对其电磁场进行计算，找到永磁电机电压调整率的变化规律，为加电励磁的混合励磁永磁电机做准备，达到稳定输出电压的目的。
上传时间： 2013-04-24
上传用户：15853744528
逆变器广泛应用于工业生产的各个方面，数字控制具有方便实现复杂算法、抗干扰性强和产品容易升级等优点，已成为未来逆变器的发展趋势。使用数字技术控制设计逆变器，控制器的性能决定了逆变系统系统的性能。然而在很多高频应用的场合，目前常用的控制器的速度往往不能完全达到要求。与传统单片机和DSP芯片相比，FPGA器件具有更高的处理速度。同时FPGA应用在数字化逆变器设计中，还可以大大简化控制系统结构，并可实现多种高速算法，具有较高的性价比。在逆变器的全数字化控制领域，FPGA具有很好的应用价值。 论文首先介绍了SPWM基本原理及其控制方式，SPWM的生成方法，并结合本课题给出了查表法生成SPWM波的一般方法，且以单相全桥逆变器为例进行了仿真。分析其的电路特点，建立PWM逆变器的统一电路模型、连续状态空间以及离散状态空间模型，在此数学模型基础上，针对逆变器研究分析了目前用于逆变器设计的各种数字控制技术、控制方案，讨论了其控制方法的优缺点，相关控制器设计的一般问题，最后比较了其优缺点，指出其存在的共性问题，总结了使用FPGA设计逆变器数字控制器的优势。然后以单相电压型PWM逆变器为控制模型采用新型模数结合现场可编程门阵列FPGA实现数字化控制器的方案，给出了纯正正弦波逆变器的设计方案。 论文详细论述了采用模数混合型FPGA作为主控芯片的高频逆变器设计方法与实现过程。系统主控芯片采用Fusion系列AFS600，世界上首个模数混合型FPGA。主要设计要点包括：逆变器硬件电路设计以及SPWM数字控制系统软件设计。外围强电电路的设计的难点在于用于前端升压的高频变压器的设计以及输出端LC滤波电感与电容的选取。另外，SPWM“H”字全桥逆变电路中的高悬浮电压也是设计中需要值得注意的重要环节。在控制系统软件设计方面，采用FPGA自上而下的设计方法，对其控制系统进行了功能划分，完成了SPWM产生器以及加入死区补偿的PWM发生器、和反馈等模块的设计。 论文的结束部分给出了设计结果，并指出了进一步的工作的思路和方向。
上传时间： 2013-05-19
上传用户：小码农lz
瑞泰开发板ICETEK-DM642的实验例程 实验5.1：发光二极管的显示编程––––––––––––––––––– 85 实验5.2：定时器控制发光二极管的显示–––––––––––––––– 90 实验5.3：音频输出––––––––––––––––––––––––– 94 实验5.4：BSL 测试––––––––––––––––––––––––– 97 实验5.5：FLASH 烧写和程序自启动（Boot Loader）–––––––––––99 第二章：基于 ICETEK-DM642-PCI 的基本图象算法实现–––––––––––104 实验5.6---实验5.19：视频驱动程序应用––––––––––––––––104 实验5.20：视频图像处理-取反––––––––––––––––––––122 实验5.21：视频图像处理-直方图统计–––––––––––––––––124 实验5.22：视频图像处理-直方图均衡化增强––––––––––––––126 实验5.23：视频图像处理-中值滤波–––––––––––––––––– 129 实验5.24：视频图像处理-边缘检测（Sobel 算子）––––––––––––132 实验5.25：视频图像处理-傅立叶变换––––––––––––––––– 136 实验5.26：视频图像处理-彩色空间变换–––––––––––––––– 140 第三章：基于ICETEK-DM642-PCI 的FPGA 实现OSD 功能及图象算法–––– 144 实验5.27---实验5.30：视频图像与图形的叠加–––––––––––––144 第四章：基于ICETEK-DM642-PCI 的复杂图象算法实现––––––––––– 148 实验5.31：视频图像处理-H.263 编码解码––––––––––––––––148 实验5.32：视频图像处理-JPEG2 编码解码–––––––––––––––153 实验5.33：视频图像处理-MPEG2 编码解码–––––––––––––––157 实验5.34：视频图像处理-运动图像检测––––––––––––––––162 第五章：基于ICETEK-DM642-PCI 的图象网络算法实现–––––––––––166 实验5.35：视频图像处理-JPEG 网络摄像机–––––––––––––––166 实验5.36：视频图像处理-双路JPEG 网络摄像机–––––––––––––170 实验5.37：视频图像处理-视频网络服务器––––––––––––––– 174 实验5.38：视频图像处理-视频网络客户端––––––––––––––– 179 第六章：基于ICETEK-DM642-PCI 的语音算法实现：–––––––––––––184 实验5.39：语音处理-数字回声–––––––––––––––––––– 184 实验5.40：语音处理-滤波处理–––––––––––––––––––– 187 实验5.41：语音处理-滤波处理1––––––––––––––––––– 189 第七章：基于ICETEK-DM642-PCI 的上位机通讯实验–––––––––––– 191 实验5.42：通信-异步串口––––––––––––––––––––––191 实验5.43：通信-PCI 总线–––––––––––––––––––––– 194 实验 5.44：视频图像处理-生成图像文件–––––––––––––––– 198
上传时间： 2013-05-31
上传用户：zxianyu
H．264/AVC规范是由国际电联(ITU-T)和国际标准化组织(ISO)联合制定的新一代视频编解码标准。它具有如下四个特点：低码流，和MPEG2等压缩技术相比，在同等图像质量下，采用H.264技术压缩后的数据量只有MPEG2的1/8；高图象质量，复杂的算法保证了低码流条件下图像仍能保留丰富的细节；容错能力强，提供了解决在不稳定网络环境下容易发生的丢包等错误的必要工具；网络适应性强，提供了网络适应层，数据能在不同网络上传输。但由此带来的代价是复杂度极高的编码过程，尤其是在嵌入式系统中实现具有很大的挑战性。 本文主要介绍了基于H.264标准的开源代码T264向DM642平台的移植和优化。优化综合运用了上层和底层的实现方法实现。上层的方法例如使用CCS提供的条件优化代码优化功能，使用IMGLIB中高度优化的函数等，其特点是简便易行，效果良好；底层的实现方法例如使用DM642特有的内联函数，用线性汇编的方式实现算法等，特点是提高了代码运行的并行性，但需要对DM642和H.264有很深刻的理解。 目前本设计已成功完成H.264.算法在DM642开发板上的运行，压缩QCIF格式视频的速度随图像复杂度的不同达到了35-50帧每秒。此后本设计还继续使用优化后的编码器实现了监控用视频服务器的原型，使得摄像头采集的视频数据在DM642开发板上压缩后传输至PC机，且能够在PC端用配套的程序成功解码并播放。
上传时间： 2013-06-23
上传用户：qqiang2006
随着数字化技术的飞速发展，数字视频信号的传输技术更是受到人们的关注。相比较其它类型的信息传输如文本和数据，视频通信需要占用更多的带宽资源，因此为了实现在带宽受限的条件下的传输，视频源必须经过大量压缩。尽管现在的网络状况不断地改善，但相对与快速增长的视频业务而言，网络带宽资源仍然是远远不够的。2003年3月，新一代视频压缩标准H．264/AVC的推出，使视频压缩研究进入了一个新的层次。H．264标准中包含了很多先进的视频压缩编码方法，与以前的视频编码标准相比具有明显的进步。在相同视觉感知质量的情况下，H．264的编码效率比H．263提高了一倍左右，并且有更好的网络友好性。然而，高编码压缩率是以很高的计算复杂度为代价的，H．264标准的计算复杂度约为H．263的3倍，所以在实际应用中必须对其算法进行优化以减低其计算复杂度。 @@ 本文首先介绍了H．264标准的研究背景，分析了国内外H．264硬件系统的研究现状，并介绍了本文的主要工作。 @@ 接着对H．264编码标准的理论知识、关键技术分别进行了介绍。 @@ 对H．264块匹配运动估计算法进行研究，对经典的块匹配运动估计算法通过对比分析，三步、二维等算法在搜索效率上优于全搜索算法，而全搜索算法在数据流的规则性和均匀性有着自己的优越性。 @@ 针对块匹配运动估计全搜索算法的VLSI结构的特点，提出改进的块匹配运动估计全搜索算法。本文基于对数据流的分析，对硬件寻址进行了研究。通过一次完整的全搜索数据流分析，改进的块匹配运动估计算法在时钟周期、PE资源消耗方面得到优化。 @@ 最后基于FPGA平台对整像素运动估计模块进行了研究。首先对运动估计模块结构进行了功能子模块划分；然后对每个子模块进行设计和仿真和对整个运动估计模块进行联合仿真验证。 @@关键词：H．264；FPGA；QuartusⅡ；帧间预测；运动估计；块匹配
上传时间： 2013-04-24
上传用户：zttztt2005
对于H.264视频编码系统，虽然单纯用软件也可以实现整个编码过程，但是由于整个编码系统的算法复杂度很高，里面又有大量的数学运算，使得软件的计算能力差、速度慢，容易造成总线拥挤，所以单纯地依靠软件无法实现视频编码的要求。为了缩短整个编码的时间，提高编码系统的工作效率，有必要将软件中耗费时间和资源较多的模块用硬件来实现。本文正是基于上述的想法，通过使用FPGA丰富的内部资源来实现H.264的编码。本系统流程是首先使用视频解码芯片SAA7113将从摄像头传输过来的PAL制式数据转换为ITU656格式的数字视频数据，然后由FPGA读取并进行预测、变换和编码，最后将编码生成的码流通过USB接口发送到PC端进行解码和显示。
上传时间： 2013-06-30
上传用户：hehuaiyu
对弓网故障的检测是当今列车检测的一项重要任务。原始故障视频图像具有极大的数据量，使实时存储和传输故障视频图像极其困难。由于视频的数据量相当大，需要采用先进的视频编解码协议进行处理，进而实现检测现场的实时监控。 @@ H．264/AVC(Advanced Video Coding)作为MPEG-4的第10部分，因其具有超高的压缩效率、极好的网络亲和性，而被广泛研究与应用。H．264/AVC采用了先进的算法，主要有整数变换、1/4像素精度插值、多模式帧间预测、抗块效应滤波器和熵编码等。 @@ 本文使用硬件描述语言Verilog，以红色飓风 II开发板作为硬件平台，在开发工具QUARTUSII 6．0和MODELSIM_SE 6．1B环境中完成软核的设计与仿真验证。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作为核心芯片，实现视频图像采集、存储、显示以及实现H．264/AVC部分算法的基本系统。 @@ FPGA以其设计灵活、高速、具有丰富的布线资源等特性，逐渐成为许多系统设计的首选，尤其是与Verilog和VHDL等语言的结合，大大变革了电子系统的设计方法，加速了系统的设计进程。 @@ 本文首先分析了FPGA的特点、设计流程、verilog语言等，然后对静态图像及视频图像的编解码进行详细的分析，比如H．264/AVC中的变换、量化、熵编码等：并以JM10．2为平台，运用H．264/AVC算法对视频序列进行大量的实验，对不同分辨率、量化步长、视频序列进行编解码以及对结果进行分析。接着以红色飓风II开发板为平台，进行视频图像的采集存储、显示分析，其中详细分析了SAA7113的配置、CCD信号的A/D转换、I2C总线、视频的数字化ITU-R BT．601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计；最后运用verilog语言实现H．264/AVC部分算法，并进行功能仿真，得到预计的效果。 @@ 本文实现了整个视频信号的采集存储、显示流程，详细研究了H．264/AVC算法，并运用硬件语言实现了部分算法，对视频编解码芯片的设计具有一定的参考价值。 @@关键词：FPGA；H．264/AVC；视频；verilog；编解码
上传时间： 2013-04-24
上传用户：啦啦啦啦啦啦啦
自香农先生于1948年开创信息论以来，经过将近60年的发展，信道编码技术已经成为通信领域的一个重要分支，各种编码技术层出不穷。目前广泛研究的低密度奇偶校验(LDCP)码是由R.G.Gallager先生提出的一种具有逼近香农限性能的优秀纠错码，并已在数字电视、无线通信、磁盘存储等领域得到大量应用。 目前数字电视已经成为最热门的话题之一，用手机看北京奥运，已经成为每一个中国人的梦想。最近两年我国颁布了两部与数字电视有关的通信标准，分别是数字电视地面传输标准(DMB-TH)和移动多媒体(CMMB)即俗称的手机电视标准。数字电视正与每个人走得越来越近，我国预期在2015年全面实现数字电视并停止模拟电视的播出。作为数字电视标准的核心技术之一的前向纠错码技术已经成为众多科研单位的研究热点，相应的编解码芯片更成为重中之重。在DMB-TH标准中用到了LDPC码和BCH码的级联编码方式，在CMMB标准中用到了LDPC码和RS码的级联编码方式，在DVB-S2标准中用到了LDPC码和BCH码的级联编码方式。 本论文以目前最重要的三个与数字电视相关的标准：数字电视地面传输标准(DMB-TH)、手机电视标准(CMMB)以及数字卫星电视广播标准(DVB-S2)为切入点，深入研究它们的编码方式，设计了这三个标准中的LDPC码编码器，并在FPGA上实现了前两个标准的编码芯片，实现了DMB-TH标准中0.4、0.6以及0.8三种码率的复用。在研究CMMB标准中编码器设计时，提出一种改进的LU分解算法，该分解方式适合任意的H矩阵，具有一定的广泛性。测试结果表明，芯片逻辑功能完全正确，速度和资源消耗均达到了标准的要求，具有一定的商用价值。
上传时间： 2013-07-07
上传用户：327000306
