GPIF+FIFO 热门资料

国外网上的FIFO模块读和写的VERILOG程序。实用程序。

In the absence of RAM, XC3000 FIFOs must be constructedwith registers. Using both flip-flops, on

首先介绍异步FIFO 的概念、应用及其结构，然后分析实现异步FIFO的难点问题及其解决办法； 在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA 实现。

该文档介绍了altera-fifo-IP核使用-verilog代码，不错的文档

FPGA（Field－Programmable Gate Array）基于FPGA的异步FIFO硬件实现

基于FPGA 的异步FIFO设计，存储器宽度和深度可任意更改，含有时钟同步模块和格雷码计数

PC作为USB host，FPGA作为下位机之一，使用CYPRESS公司的68013作为FPGA的外设USB驱动芯片，实现FPGA和PC机之间的USB2.0端口高速传输。说明文档全，程序说明清晰，可运行

处理器间的通信能力不足是制约TMS320C6000 DSP实现多节点并行处理的主要原因，因此如何实现DSP间的高速通信是设计基于TMS32OC6000的多DSP并行处理系统的关健所在。论述了一

This application note considers general interfacing issues betweenthe Cypress CY7B923/CY7B933 (H

LM3S系列UART例程：以FIFO中断方式接收