资源详细信息
Verilog 异步FIFO 设计原码及测试程序 - 资源详细说明
基于FPGA 的异步FIFO设计，存储器宽度和深度可任意更改，含有时钟同步模块和格雷码计数
立即下载 Verilog 异步FIFO 设计原码及测试程序
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
- 本资源需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传功能
- 资源永久有效可用
使用说明
- 下载后使用解压软件解压
- 推荐使用 WinRAR 或 7-Zip
- 如有密码请查看资源说明
- 解压后即可正常使用
积分获取方式
- 上传优质资源获得积分
- 每日签到免费领取积分
- 邀请好友注册获得奖励
- 查看详情 →