GPIF+FIFO 热门资料

FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的写有效（wren）和写数…

精通verilog HDL语言编程源码之8——异步FIFO设计

一种新的FIFO实现方法,verilog描述，通过modelsim 6.0 仿真，Quartue综合

这是设计异步FIFO的比较好的一个参考资料，希望可以对大家有用。

fifo(1-6:1):using ip-code and rd wd interface

FIFO先入先出堆栈，包括三个子程序，可根据需要选择

simulation fifo protocol

演示了linux下的常用页面置换算法（FIFO,LRU,OPT,LFU,NUR），并计算了相应的命中率。程序用随机函数产生指令序列，然后变换成相应的页地址流。

68013d中GPIF原代码~~超准的 呵呵~~~

关于FIFO的一些设计资料，共享！欢迎更多的资料共享！