GPIF+FIFO 技术资料

通过一个主时钟信号完成异步FIFO读写时钟信号的产生。编译通过实现功能。

任意时钟配比的异步fifo.含有synplify ip库中的双端口ram。用于处理多时钟域问题。

VC5416 对USB寄存器的读／写、配置； VC5416 对 USB的 FIFO 的操作； VC5416 对 USB的 setup 包的操作； VC5416 对 USB的 Endpointo 的操作；

模拟分页式存储管理中硬件的地址转换和用先进先出调度算法(FIFO)处理缺页中断

This application note explains the internal operation of the large FIFOs manufactured by Cypress and

异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频…

The XC4000E FPGA family is a pin- and bitstream-compatiblesuperset of the Xilinx XC4000 FPGA fam

The XC4000E and XC4000EX FPGA families provide distributed on-chip RAM. Select-RAMTM memory can be c

本文介绍了USB设备Bulk模式驱动程序的设计。该设计使用FIFO消息队列、信号量机制和定时器中断机制，可在不同的操作系统中实现。文中所用到的程序体系结构对于实现不同USB设备进行Bulk模式通讯是通用的。

256字节深度的RS232串口程序,共分4个模块,顶层文件\FIFO程序\串口收和串口发.经过测试已用于产品.可靠!