虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

GHOST安装器

  • 卷积码在CDMA2000中的应用及其译码器FPGA实现

    数字信息在有噪声的信道中传输时,受到噪声的影响,误码总是不可避免的。根据香农信息理论,只要使Es/N0足够大,就可以达到任意小的误码率。采用差错控制编码,即信道编码技术,可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同,信道编码分为分组码与卷积码两类。卷积码的k0和n0较小,实现最佳译码与准最佳译码更加容易。卷积码运用广泛,被ITU选入第三代移动通信系统,作为包括WCDMA,CDMA2000和TD-SCDMA在内的信道编码的标准方案。 本文研究了CDMA2000业务通道中的帧结构,对CDMA2000系统中的卷积码特性及维特比译码的性能限进行了分析,并基于MATLAB平台做了相应的译码性能仿真。我们设计了一种可用于CDMA2000通信系统的通用、高速维特比译码器。该译码器在设计上具有以下创新之处:(1)采用通用码表结构,支持可变码率;帧控制模块和频率控制器模块的设计中采用计数器、定时器等器件实现了可变帧长、可变数据速率的数据帧处理方式。(2)结合流水线结构思想,利用四个ACS模块并行运行,加快数据处理速度;在ACS模块中,将路径度量值存贮器的存储结构进行优化,防止数据读写的阻塞,缩短存储器读写时间,使译码器的处理速度更快。(3)为了防止路径度量值和幸存路径长度的溢出,提出了保护处理策略。我们还将设计结果在APEXEP20K30E芯片上进行了硬件实现。该译码器芯片具有可变的码率和帧长处理能力,可以运行于40MHZ系统时钟下,内部最高译码速度可达625kbps。本文所提出的维特比译码器硬件结构具有很强的通用性和高速性,可以方便地应用于CDMA2000移动通信系统。

    标签: CDMA 2000 FPGA 卷积码

    上传时间: 2013-06-24

    上传用户:lingduhanya

  • cadence 15.7安装步骤及方法

    cadence 15.7安装步骤及方法安装步骤: 1、  证书生成 a、双击Crack->keygen.exe, b、HO

    标签: cadence 15.7

    上传时间: 2013-07-26

    上传用户:xoxoliguozhi

  • C#音乐播放器源代码

    用c#编写的 音乐播放器播放源码 能实现基本本地音乐的播放功能-Written with c# music player, the local source to achieve basic music playback

    标签: 音乐播放器 源代码

    上传时间: 2013-07-22

    上传用户:6546544

  • 手把手教你学AVR单片机C程序设计实验程序

    目录 第1章 概述 1.1 采用C语言提高编制单片机应用程序的效率 1.2 C语言具有突出的优点 1.3 AvR单片机简介 1.4 AvR单片机的C编译器简介 第2章 学习AVR单片机C程序设计所用的软件及实验器材介绍 2.1 IAR Enlbedded Workbench IDE C语言编译器 2.2 AVR Studio集成开发环境 2.3 PonyProg2000下载软件及SL—ISP下载软件 2.4 AVR DEM0单片机综合实验板 2.5 AvR单片机JTAG仿真器 2.6 并口下载器 2.7 通用型多功能USB编程器 第3章 AvR单片机开发软件的安装及第一个入门程序 3.1 安装IAR for AVR 4.30集成开发环境 3.2 安装AVR Studio集成开发环境 3.3 安装PonyProg2000下载软件 3.4 安装SLISP下载软件 3.5 AvR单片机开发过程 3.6 第一个AVR入门程序 第4章 AVR单片机的主要特性及基本结构 4.1 ATMEGA16(L)单片机的产品特性 4.2 ATMEGA16(L)单片机的基本组成及引脚配置 4.3 AvR单片机的CPU内核 4.4 AvR的存储器 4.5 系统时钟及时钟选项 4.6 电源管理及睡眠模式 4.7 系统控制和复位 4.8 中断 第5章 C语言基础知识 5.1 C语言的标识符与关键字 5.2 数据类型 5.3 AVR单片机的数据存储空间 5.4 常量、变量及存储方式 5.5 数组 5.6 C语言的运算 5.7 流程控制 5.8 函数 5.9 指针 5.10 结构体 5.11 共用体 5.12 中断函数 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4组通用数字I/O端口的应用设置 6.3 ATMEGA16(L)的I/O端口使用注意事项 6.4 ATMEGAl6(L)PB口输出实验 6.5 8位数码管测试 6.6 独立式按键开关的使用 6.7 发光二极管的移动控制(跑马灯实验) 6.8 0~99数字的加减控制 6.9 4×4行列式按键开关的使用 第7章 ATMEGAl6(L)的中断系统使用 7.1 ATMEGA16(L)的中断系统 7.2 相关的中断控制寄存器 7.3 INT1外部中断实验 7.4 INTO/INTl中断计数实验 7.5 INTO/INTl中断嵌套实验 7.6 2路防盗报警器实验 7.7 低功耗睡眠模式下的按键中断 7.8 4×4行列式按键的睡眠模式中断唤醒设计 第8章 ATMEGAl6(L)驱动16×2点阵字符液晶模块 8.1 16×2点阵字符液晶显示器概述 8.2 液晶显示器的突出优点 8.3 16×2字符型液晶显示模块(LCM)特性 8.4 16×2字符型液晶显示模块(LCM)引脚及功能 8.5 16×2字符型液晶显示模块(LCM)的内部结构 8.6 液晶显示控制驱动集成电路HD44780特点 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作时序 8.10 8位数据传送的ATMEGAl6(L)驱动16×2点阵字符液晶模块的子函数 8.11 8位数据传送的16×2 LCM演示程序1 8.12 8位数据传送的16×2 LCM演示程序2 8.13 4位数据传送的ATMEGA16(L)驱动16×2点阵字符液晶模块的子函数 8.14 4位数据传送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定时/计数器 9.1 预分频器和多路选择器 9.2 8位定时/计时器T/C0 9.3 8位定时/计数器0的寄存器 9.4 16位定时/计数器T/C1 9.5 16位定时/计数器1的寄存器 9.6 8位定时/计数器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C语言编译器安装 9.9 定时/计数器1的计时实验 9.10 定时/计数器0的中断实验 9.11 4位显示秒表实验 9.12 比较匹配中断及定时溢出中断的测试实验 9.13 PWM测试实验 9.14 0~5 V数字电压调整器 9.15 定时器(计数器)0的计数实验 9.16 定时/计数器1的输入捕获实验 ......

    标签: AVR 手把手 单片机 C程序

    上传时间: 2013-07-30

    上传用户:yepeng139

  • 轻松跟我学Protel99SE电路设计与制版设计实例元件库

    目录 第1章 初识Protel 99SE 1.1 Protel 99SE的特点 1.2 Protel 99SE的安装 1.2.1 主程序的安装 1.2.2 补丁程序的安装 1.2.3 附加程序的安装 1.3 Protel 99SE的启动与工作界面 第2章 设计电路原理图 2.1 创建一个新的设计数据库 2.2 启动原理图编辑器 2.3 绘制原理图前的参数设置 2.3.1 工作窗口的打开/切换/关闭 2.3.2 工具栏的打开/关闭 2.3.3 绘图区域的放大/缩小 2.3.4 图纸参数设置 2.4 装入元件库 2.5 放置元器件 2.5.1 通过原理图浏览器放置元器件 2.5.2 通过菜单命令放置元器件 2.6 调整元器件位置 2.6.1 移动元器件 2.6.2 旋转元器件 2.6.3 复制元器件 2.6.4 删除元器件 2.7 编辑元器件属性 2.8 绘制电路原理图 2.8.1 普通导线连接 2.8.2 总线连接 2.8.3 输入/输出端口连接 2.9 Protel 99SE的文件管理 2.9.1 保存文件 2.9.2 更改文件名称 2.9.3 打开设计文件 2.9.4 关闭设计文件 2.9.5 删除设计文件 第3章 设计层次电路原理图 3.1 自顶向下设计层次原理图 3.1.1 建立层次原理图总图 3.1.2 建立层次原理图功能电路原理图 3.2 自底向上设计层次原理图 3.3 层次原理图总图/功能电路原理图之间的切换 第4章 电路原理图的后期处理 4.1 检查电路原理图 4.1.1 重新排列元器件序号 4.1.2 电气规则测试 4.2 电路原理图的修饰 4.2.1 在原理图浏览器中管理电路图 4.2.2 对齐排列元器件 4.2.3 对节点/导线进行整体修改 4.2.4 在电路原理图中添加文本框 4.3 放置印制电路板布线符号 第5章 制作/编辑电路原理图元器件库 5.1 创建一个新的设计数据库 5.2 启动元器件库编辑器 5.3 编辑元器件库的常用工具 5.3.1 绘图工具 5.3.2 IEEE符号工具 5.4 在元器件库中制作新元器件 5.4.1 制作新元器件前的设置 5.4.2 绘制新元器件 5.4.3 在同一数据库下创建一个新的元器件库 5.4.4 修改原有的元器件使其成为新元器件 5.4.5 从电路原理图中提取元器件库 第6章 生成各种原理图报表文件 6.1 生成网络表文件 6.1.1 网络表文件的结构 6.1.2 网络表文件的生成方法 6.2 生成元器件材料清单列表 6.3 生成层次原理图组织列表 6.4 生成层次原理图元器件参考列表 6.5 生成元器件引脚列表 第7章 设计印制电路板 7.1 肩动印制电路板编辑器 7.2 PCB的组成 7.3 PCB中的元器件 7.3.1 PCB中的元器件组成 7.3.2 PCB中的元器件封装 7.4 设置工作层面 7.5 设置PCB工作参数 7.5.1 设置布线参数 7.5.2 设置显示模式 7.5.3 设置几何图形显示/隐藏功能 7.6 对PCB进行布线 7.6.1 准备电路原理图并设置元器件属性 7.6.2 启动印制电路板编辑器 7.6.3 设定PCB的几何尺寸 7.6.4 加载元器件封装库 7.6.4 装入网络表 7.6.5 调整元器件布局 7.6.6 修改元器件标沣 7.6.7 自动布线参数设置 7.6.8 自动布线器参数设置 7.6.9 选择自动布线方式 7.6.10 手动布线 7.7 PCB布线后的手动调整 7.7.1 增加元器件封装 7.7.2 手动调整布线 7.7.3 手动调整布线宽度 7.7.4 补泪焊 7.7.5 在PcB上放置汉字 7.8 通过PCB编辑浏览器进行PCB的管理 7.8.1 设置网络颜色属性 7.8.2 快速查找焊盘 7.9 显示PCB的3D效果图 7.10 生成PCB钻孔文件报表 ......

    标签: Protel 99 SE 电路设计

    上传时间: 2013-06-17

    上传用户:wanqunsheng

  • AD/DA转化器

    AD/DA转化器,电子硬件工程师必备。比较基础的入门知识,一起分享一下。

    标签: AD DA 转化器

    上传时间: 2013-07-09

    上传用户:科学怪人

  • 参数化Viterbi译码器的FPGA实现

    本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括:码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。用户可以根据自己的需要设置不同的参数由开发工具生成不同的译码器用于不同的系统。  本文的创新之处在于,针对FPGA的内部结构提出了一种新的累加度量RAM的组织形式,大大节省了嵌入式RAM块;提出了一种新的累加度量值的归一化办法;此外还给出了用Matlab建模得到软判决信息辅助仿真工具进行电路仿真的方法,大大提高了仿真的速度。  所设计的(2,1,7)连续型5比特软判决译码器已经应用于某型号接收机,经受了实际应用的考验产生了巨大的经济效益。

    标签: Viterbi FPGA 参数 译码器

    上传时间: 2013-04-24

    上传用户:waizhang

  • 超声波雾化器

    超声波雾化器:将水通过高频震荡产生微小的粒子达到雾化效果

    标签: 超声波雾化器

    上传时间: 2013-08-05

    上传用户:dongqiangqiang

  • 基于FPGA采用PCM通信实现多路数据采集器的研制

    本文研制的数据采集器,用于采集导弹过载模拟试车台的各种参数,来评价导弹在飞行过程中的性能,由于试车台是高速旋转体,其工作环境恶劣,受电磁干扰大,而且设备要求高,如果遇到设备故障或设备事故,其损失相当巨大,保证设备的安全性和可靠性较为困难。 本文在分析数字通信技术的基础上,选用了基于现场可编程逻辑阵列(FPGA)采用脉冲编码调制(PCM)通信实现多路数据采集器的设计,其优点是FPGA技术在数据采集器中可以进行模块化设计,增加了系统的抗干扰性、灵活性和适应性,并且可以将整个PCM通信系统设计成可编程序系统,用户只要稍加变更程序,则系统的被测路数、帧结构、码速率、标度等均可改变以适应任何场合。并且采用合理的纠错和加密编码能够实现数据在传输工程中的完整性和安全性。 通过对PCM通信的特点研究,研制了一套集采集与传输的系统。文章给出了各个模块的具体建模与设计,系统采用的是FPGA技术来实现数据采集和信号处理,采用VHDL实现了数字复接器和分接器、编解码器、调制与解调模块的建模与设计。采用基于NiosII实现串口通讯,构建了实时性和准确性通信网络,实现了数据的采集。 测试数据和数据采集的实验结果证明,采用FPGA技术实现PCM信号的编码、传输、解码,能够有较强的抗干扰性、抗噪声性能好、差错可控、易加密、易与现代技术结合,并且误码率较低,要远远优于传统的方法。

    标签: FPGA PCM 通信实现 多路

    上传时间: 2013-04-24

    上传用户:com1com2

  • 基于FPGA的DAB信道编码器输入接口的设计与实现

    电台广播在我们的社会生活中占有重要的地位。随着我国广播事业的发展,对我国广播业开发技术、信号的传输质量和速度提出了更高更新的要求,促使广播科研人员不断更新现有技术,以满足人民群众日益增长的需求。 本论文主要分析了现行广播发射台的数字广播激励器输入接口的不足之处,根据欧洲ETS300799标准,实现了一种激励器输入接口的解决方案,这种方案将复接器送来的ETI(NA,G704)格式的码流转换成符合ETS300799标准ETI(NI)的标准码流,并送往后面的信道编码器。ETI(NA,G704)格式与现行的ETI(NI,G703)格式相比,主要加入了交织和RS纠错编码,使得信号抗干扰能力大大加强,提高了节目从演播室到发射台的传输质量,特别是实时直播节目要求信号质量比较好时具有更大的作用。 本论文利用校验位为奇数个的RS码,对可检不可纠的错误发出报警信号,通过其它方法替代原有信号,对音质影响不大,节省了纠正这个错误的资源和开发成本。 同时,我们采用FPGA硬件开发平台和VHDL硬件描述语言编写代码实现硬件功能,而不采用专用芯片实现功能,使得修改电路和升级变得异常方便,大大提高了开发产品的效率,降低了成本。 经过软件仿真和硬件验证,本系统已经基本实现了预想的功能,扩展性较好,硬件资源开销较小,具有实用价值。

    标签: FPGA DAB 信道 编码器

    上传时间: 2013-07-15

    上传用户:afeiafei309