CANopen协议讲座(5)之CANopen从站模块（XGate-COP10） CANopen协议是在20世纪90年代末，由CiA组织（CAN-in-Automation）在CAL（CAN Application Layer）的基础上发展而来，一经推出便在欧洲得到了广泛的认可与应用。经过对CANopen协议规范文本的多次修改，使得CANopen协议的稳定性、实时性、抗干扰性都得到了进一步的提高。并且CiA在各个行业不断推出设备子协议，使CANopen协议在各个行业得到更快的发展与推广。目前CANopen协议已经在运动控制、车辆工业、电机驱动、工程机械、船舶海运等行业得到广泛的应用。
上传时间： 2013-11-14
上传用户：yare
Virtex-5, Spartan-DSP FPGAs Application Note This application note demonstrates how efficient implementations of Digital Up Converters(DUC) and Digital Down Converters (DDC) can be done by leveraging the Xilinx DSP IPportfolio for increased productivity and reduced time to development. Step-by-step instruction is given on how to perform system-level trade off analysis and develop the most efficient FPGA implementation, thus allowing engineers a flexible, low-cost and low-power alternative to ASSP technologies.
标签： Spartan-DSP Virtex FPGAs Ap
上传时间： 2013-10-23
上传用户：raron1989
The MAX3243E device consists of three line drivers, five line receivers, and a dual charge-pump circuit with±15-kV ESD (HBM and IEC61000-4-2, Air-Gap Discharge) and ±8-kV ESD (IEC61000-4-2, Contact Discharge)protection on serial-port connection pins. The device meets the requirements of TIA/EIA-232-F and provides theelectrical interface between an asynchronous communication controller and the serial-port connector. Thiscombination of drivers and receivers matches that needed for the typical serial port used in an IBM PC/AT, orcompatible. The charge pump and four small external capacitors allow operation from a single 3-V to 5.5-Vsupply. In addition, the device includes an always-active noninverting output (ROUT2B), which allowsapplications using the ring indicator to transmit data while the device is powered down. The device operates atdata signaling rates up to 250 kbit/s and a maximum of 30-V/ms driver output slew rate.
标签： MULTICHANNEL 5.5 TO RS
上传时间： 2013-10-19
上传用户：ddddddd
高性能可编程DMA控制接口82C37A-54.1 概述对象实体：直接存储器访问（DMA）控制接口芯片82C37A-5芯片的特点：1、管脚引线与NMOS 8237A-5兼容。2、允许/禁止单独DMA请求控制。3、频率从0~5MHz区间全静态设计。4、低电平操作。 5、4个各自独立的DMA通道并独立的进行初始化。6、存储器到存储器之间传送。7、存储器模块初始化处理。8、地址的增量和减量。9、传送速率可达1.6MB/s.10、可直接扩展成任意数量的通道。11 、终止传送的过程即输入结束。12、软件请求。13、独立信号DREQ和信号DACK的极性控制。4.2 82C37A-5的体系结构4.2.1 基本结构描述1. 82C37A-5内部配备了规模为344位的内部存储器，它是以寄存器的形式出现的。2. 配有3个基本的控制模块： （1）定时及控制模块； （2）优先级编码及循环优先级控制模块；（3）命令控制模块； 3. 12个不同类型的寄存器 。图 4-1 82C37A-5结构图EOP# A0~A3RESETCS#. IOW# DREQ0~DREQ3HLDAHRQ DB0~DB7DACK0~DACK3
上传时间： 2013-10-21
上传用户：ming52900
1.3.5 嵌入微处理器的FPGA设计流程。
上传时间： 2013-11-08
上传用户：ljj722
5款ALTERA FPGA开发板原理图合集
上传时间： 2013-10-22
上传用户：几何公差
FPGA实验指导书（5万门）.doc+2007-08-14
上传时间： 2013-10-13
上传用户：zycidjl
Virtex™-5 器件包括基于第二代高级硅片组合模块 (ASMBL™) 列架构的多平台 FPGA 系列。集成了为获得最佳性能、更高集成度和更低功耗设计的若干新型架构元件，Virtex-5 器件达到了比以往更高的系统性能水平。
上传时间： 2013-10-29
上传用户：long14578
由于Virtex-5 器件的基础架构与以往的FPGA 器件不同，因此，要为特定设计选择合适的Virtex-5 器件并非易事。大多数情况下，设计应采用类似的阵列大小（器件数量）并且比以前的目标器件至少低一个速度级别（如从中速级别到慢速级别）。但是，这种建议对于有些情况却并不适用。本节将介绍一些会影响Virtex-5 FPGA 器件选择标准的设计风格和特征。
上传时间： 2013-10-18
上传用户：yuyizhixia
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
