％求输入一维信号的计盒分形维数 ％y是一维信号 ％cellmax:方格子的最大边长,可以取2的偶数次幂次(1,2,4,8...),取大于数据长度的偶数 ％D是y的计盒维数（一般情况下D>=
％求输入一维信号的计盒分形维数 ％y是一维信号 ％cellmax:方格子的最大边长,可以取2的偶数次幂次(1,2,4,8...),取大于数据长度的偶数 ％D是y的计盒维数（一般情况下D>=...
FR-D技术资料
📦 资源总数：2610
💻 源代码：393248
📚 FR-D全部资料 (2610个)
数控电源程序 配合AT89S52 D/A A/D子程序
数控电源程序 配合AT89S52 D/A A/D子程序...
David B. Probert, Ph.D. Windows Kernel Development Microsoft Corporation 微軟windows kernel課程的powe
David B. Probert, Ph.D. Windows Kernel Development Microsoft Corporation 微軟windows kernel課程的powe...
在Quartus下使用D触发器来加入延迟
在Quartus下使用D触发器来加入延迟，每个D触发器增加半个周期的延迟，稍加更改可以得到不同的延迟。...
Use A/D converter in dspic sleep mode for accurate A/D conversion.
Use A/D converter in dspic sleep mode for accurate A/D conversion....
Use A/D channel scan mode in dspic programming
Use A/D channel scan mode in dspic programming...
Alter among different sample channels when using A/D for dspic programming.
Alter among different sample channels when using A/D for dspic programming....
DAC5614的VHDL控制程序。通过四个地址可实现四路的D/A输出。
DAC5614的VHDL控制程序。通过四个地址可实现四路的D/A输出。...
基于fpga和sopc的用VHDL语言编写的EDA比较器和D/A器件实现
基于fpga和sopc的用VHDL语言编写的EDA比较器和D/A器件实现...
基于fpga和sopc的用VHDL语言编写的EDA采样高速A/D的存储示波器
基于fpga和sopc的用VHDL语言编写的EDA采样高速A/D的存储示波器...