来自精益求精的德国人讲授的VERILOG课件
来自精益求精的德国人讲授的VERILOG课件，想接触FPGA/CPLD开发的人是必看的课件。...
FPGA-CPLD技术资料
📦 资源总数：7901
📄 技术文档：1
💻 源代码：9281
探索fPga-CPLD技术的无限可能，这里汇集了7901个精选资源，涵盖从基础入门到高级应用的全方位资料。fPga-CPLD以其灵活的可编程逻辑和强大的并行处理能力，在数字信号处理、通信系统、嵌入式控制等领域展现出卓越性能。无论是初学者还是资深工程师，都能在这里找到宝贵的学习材料和技术支持，助力您快速掌握这一关键技术，提升项目开发效率与创新能力。立即加入，开启您的fPga-CPLD学习之旅！
🔥 FPGA-CPLD热门资料
查看全部7901个资源 »Xilinx ISE9.x FPGACPLD设计指南 原书光盘上的源码 包含大量vhdl源码
Xilinx ISE9.x FPGA\CPLD设计指南 原书光盘上的源码 包含大量vhdl源码...
一篇关于软件复位的论文
一篇关于软件复位的论文，本文很详细的描述了VHDL语言中的软件复位，包括各种具体解决方案，对FPGA/CPLD设计者来说，相当具有参考价值。...
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细 描述了一些软件的使用方法。文章中涉及的软件...
7段数码显示译码器设计7段数码是纯组合电路
7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输...
📄 FPGA-CPLD技术文档
查看更多 »💻 FPGA-CPLD源代码
查看更多 »📂 FPGA-CPLD资料分类