FPGA-<b>cPLD</b>

毕业设计关系b/s系统毕业设计管理工作毕业设计管理数据

毕业设计关系b/s系统毕业设计管理工作毕业设计管理数据

标签： 毕业设计数据管理工作

上传时间： 2013-12-06

上传用户：1101055045
design LP,HP,B S digital Butterworth and Chebyshev filter. All array has been specified internally

design LP,HP,B S digital Butterworth and Chebyshev filter. All array has been specified internally,so user only need to input f1,f2,f3,f4,fs(in hz), alpha1,alpha2(in db) and iband (to specify the type of to design). This program output hk(z)=bk(z)/ak(z),k=1,2,..., ksection and the freq.

标签： Butterworth internally Chebyshev specified

上传时间： 2015-11-08

上传用户：253189838
详细描述了在FPGA/CPLD设计过程中应注意的地方,和如何提高设计效率,对FPGA设计者有很好的帮助

详细描述了在FPGA/CPLD设计过程中应注意的地方,和如何提高设计效率,对FPGA设计者有很好的帮助

标签： FPGA CPLD 过程如何提高

上传时间： 2015-11-08

上传用户：wqxstar
this a book about cpld fpga developmen,it is very useful for eda development

this a book about cpld fpga developmen,it is very useful for eda development

标签： development developmen useful about

上传时间： 2013-12-02

上传用户：zhaoq123
用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者

用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者

标签： verlog FPGA CPLD 语言

上传时间： 2013-11-26

上传用户：xlcky
用verlog语言编的又一个很好的综合实验(交通灯的控制),特别适合于FPGA/CPLD的初学者

用verlog语言编的又一个很好的综合实验(交通灯的控制),特别适合于FPGA/CPLD的初学者

标签： verlog FPGA CPLD 语言

上传时间： 2013-12-11

上传用户：cuiyashuo
用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器

用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器，乘法器，除法器，多路选择器，二进制转BCD码，加法器，减法器等等。

标签： verlog FPGA CPLD 8位

上传时间： 2013-12-29

上传用户：siguazgb
JSP中文网新闻发布系统是由jsp中文网为了方便管理自己的相关技术文章而编写的b/s模式的集新闻发布、管理与一体的新闻发布系统。

JSP中文网新闻发布系统是由jsp中文网为了方便管理自己的相关技术文章而编写的b/s模式的集新闻发布、管理与一体的新闻发布系统。

标签： JSP jsp 新闻发布系统新闻

上传时间： 2014-01-22

上传用户：13215175592
fpga/CPLD开发管理Digit-Serial DSP Functions

fpga/CPLD开发管理Digit-Serial DSP Functions

标签： Digit-Serial Functions fpga CPLD

上传时间： 2014-01-11

上传用户：tyler
用中文介绍Xilinx公司FPGA/CPLD的集成开发环境－ISE软件的简单使用

用中文介绍Xilinx公司FPGA/CPLD的集成开发环境－ISE软件的简单使用

标签： Xilinx FPGA CPLD ISE

上传时间： 2014-10-28

上传用户：dongbaobao