FPGA-<b>XILINX</b>

Xilinx FPGA设计实例介绍

　　电子发烧友网：针对目前电子发烧友网举办的“玩转FPGA：iPad2，赛灵思开发板等你拿”，小编在电话回访过程中留意到有很多参赛选手对Xilinx 公司的FPGA及其设计流程不是很熟悉，所以特意在此整理了一些相关知识，希望对大家有所帮助。当然也希望Xilinx FPGA爱好者能跟我们一起来探讨学习！　　本文主要帮助大家熟悉利用ISE进行Xilinx 公司FPGA 代码开发的基本流程。主要是帮助初学者了解和初步掌握 ISE 的使用，不需要 FPGA 的开发基础，所以对每个步骤并不进行深入的讨论。图实例显示成果图

标签： Xilinx FPGA 设计实例

上传时间： 2013-10-16

上传用户：脚趾头
Xilinx FPGA模拟方案产品指南

从消费类电子到工业、电信基础架构设备，FPGA与连接外面世界的模拟及混合信号IC如影随形，当系统中需要多个关键元件实现数据采集和处理功能时，您可以考虑是否选择FPGA更实惠？如何确定哪些器件最适合您的应用，而且它们之间的协同工作能力更强呢？ Xilinx FPGA模拟方案产品指南将为您解答疑惑……

标签： Xilinx FPGA 模拟方案产品指南

上传时间： 2013-10-21

上传用户：zl5712176
基于Xilinx+FPGA的OFDM通信系统基带设计-程序

《基于Xilinx FPGA的OFDM通信系统基带设计》附带的代码

标签： Xilinx FPGA OFDM 通信系统

上传时间： 2013-12-21

上传用户：王庆才
Xilinx-Spartan6 FPGA实现MultiBoot

通过Xilinx Spartan-6 FPGA 的Multiboot特性,允许用户一次将多个配置文件下载入Flash中,根据不同时刻的需求,在不掉电重启的情况下,从中选择一个来重配置FPGA,实现不同功能,提高器件利用率,增加系统安全性,降低系统成本。

标签： Xilinx-Spartan MultiBoot FPGA

上传时间： 2013-10-26

上传用户：wpwpwlxwlx
WP374 Xilinx FPGA的部分重配置

WP374 Xilinx FPGA的部分重配置

标签： Xilinx FPGA 374 WP

上传时间： 2013-11-03

上传用户：文993
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案

WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs

标签： Xilinx FPGA 409 DSP

上传时间： 2013-10-21

上传用户：huql11633
基于Xilinx FPGA的双输出DC/DC转换器解决方案

Xilinx FPGAs require at least two power supplies: VCCINTfor core circuitry and VCCO for I/O interface. For the latestXilinx FPGAs, including Virtex-II Pro, Virtex-II and Spartan-3, a third auxiliary supply, VCCAUX may be needed. Inmost cases, VCCAUX can share a power supply with VCCO.The core voltages, VCCINT, for most Xilinx FPGAs, rangefrom 1.2V to 2.5V. Some mature products have 3V, 3.3Vor 5V core voltages. Table 1 shows the core voltagerequirement for most of the FPGA device families. TypicalI/O voltages (VCCO) vary from 1.2V to 3.3V. The auxiliaryvoltage VCCAUX is 2.5V for Virtex-II Pro and Spartan-3, andis 3.3V for Virtex-II.

标签： Xilinx FPGA DC 输出

上传时间： 2013-10-22

上传用户：aeiouetla
WP312-Xilinx新一代28nm FPGA技术简介

Xilinx Next Generation 28 nm FPGA Technology Overview Xilinx has chosen 28 nm high-κ metal gate (HKMG) highperformance,low-power process technology and combined it with a new unified ASMBL™ architecture to create a new generation of FPGAs that offer lower power and higher performance. These devices enable unprecedented levels of integration and bandwidth and provide system architects and designers a fully programmable alternative to ASSPs and ASICs.

标签： Xilinx FPGA 312 WP

上传时间： 2013-12-07

上传用户：bruce
Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。

标签： Xilinx FPGA 全局时钟资源

上传时间： 2013-11-20

上传用户：563686540
基于FPGA的超声波信号处理设计与实现

为了满足超声波探伤检测的实时性需求，通过研究超声波探伤的工作原理，提出了基于FPGA芯片的实时信号处理系统实现方案及硬件结构设计，并根据FPGA逻辑结构模型实现了软件系统的模块化设计。根据实验测试及统计数据得出，基于FPGA芯片的信号处理系统提高了探伤检测的准确性与稳定性，满足了探伤过程中B超显示的实时性要求。

标签： FPGA 超声波信号处理

上传时间： 2013-10-23

上传用户：731140412