FPGA EDK

颠覆未来：基于FPGA的可重构计算机

颠覆未来：基于FPGA的可重构计算机，畅想了可重构计算机的未来

标签： FPGA 可重构计算机

上传时间： 2013-11-22

上传用户：Vici
手把手教你学CPLD/FPGA与单片机联合设计(前3章)

　　手把手教你学CPLD/FPGA与单片机联合设计（前3章）　　作者：周兴华；出版社：北京航空航天大学出版社　　内容简介：本书以实践（实验）为主线，以生动短小的实例为灵魂，穿插介绍了Verilog HDL语言的语法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）设计开发编程。理论与实践紧密结合，由浅入深、循序渐进地引导读者进行学习、实验，这样读者学得进、记得牢，不会产生畏难情绪，无形之中就掌握了 CPLD／FPGA的联合设计。

标签： CPLD FPGA 手把手单片机

上传时间： 2013-10-20

上传用户：xjz632
FPGA设计管脚分配注意点

FPGA设计管脚分配注意点

标签： FPGA 管脚分配

上传时间： 2014-12-28

上传用户：franktu
EP2C5_EP2C8 FPGA开发板电路图

EP2C5和EP2C8的FPGA开发板原理图，EP2C5_EP2C8 FPGA开发板电路图。

标签： EP FPGA 开发板电路图

上传时间： 2014-01-13

上传用户：刘江林1420
altera FPGA/CPLD高级篇(VHDL源代码)

altera FPGA/CPLD高级篇(VHDL源代码)

标签： altera FPGA CPLD VHDL

上传时间： 2014-12-28

上传用户：15527161163
写给小白们的FPGA入门设计实验

　　写给小白们的FPGA入门设计实验：　　1. 写在前面的话 2 　　2. Lab 1 ： LCD1602 字符显示设计 3 　　2.1. 摘要　　2.2. 内容　　2.3. 程序　　2.4. 结果（问题，解决，体会）　　3. Lab 2 ： 4 位减法、加法器设计　　3.1. 摘要　　3.2. 内容　　3.3. 程序　　3.4. 结果（问题，解决，体会）　　4. Lab 3 ：三位二进制乘法器设计　　4.1. 摘要　　4.2. 内容　　4.3. 程序　　4.4. 结果（问题，解决，体会）　　5. Lab 4 ：序列检测器设计　　6. Lab 5 ：变模计数器设计　　

标签： FPGA 设计实验

上传时间： 2013-11-05

上传用户：silenthink
基于FPGA设计的FIR滤波器的实现与对比

描述了基于FPGA的FIR滤波器设计。根据FIR的原理及严格线性相位滤波器具有偶对称的性质给出了FIR滤波器的4种结构，即直接乘加结构、乘法器复用结构、乘累加结构、DA算法。在本文中给出上述几种算法的结构框图，并通过FPGA编程实现上述几种算法，并给出所用的资源来比较各种算法的优劣。

标签： FPGA FIR 滤波器对比

上传时间： 2013-12-09

上传用户：lvzhr
基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件）

　　本资料是关于基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件），需要的可以自己下载。

标签： Quartus FPGA CPLD VHDL

上传时间： 2013-10-13

上传用户：caiiicc
基于FPGA的多功能频率计的设计

基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C语言对MC8051 IP Core进行编程，以其作为控制核心，实现系统控制。在FPGA芯片中，利用Verilog HDL语言进行编程，设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分，实现了频率的自动测量，测量范围为0.1Hz~50MHz，测量误差0.01%。并实现测频率、周期、占空比等功能。

标签： FPGA 多功能频率计

上传时间： 2013-10-14

上传用户：1214209695
FPGA-CPLD芯片设置方法

FPGA-CPLD芯片设置方法

标签： FPGA-CPLD 芯片设置

上传时间： 2013-10-28

上传用户：whymatalab2