本文对基于FPGA的液晶显示控制系统的设计与实现进行了研究。设计中从LCD技术参数着手，通过对显示驱动系统结构与工作原理的研究，设计出显示控制系统的框图及各功能模块的VHDL程序，通过单片机系统配置FPGA芯片，控制LCD显示相应的汉字和图形。LCD显示控制系统由显示控制电路、显示驱动电路和相关外围辅助电路组成。显示控制电路从电路中各个功能模块所需要的控制时序信号出发，通过对其工作过程的研究，设计出控制器、RAM控制器等各功能模块。显示驱动电路从LCD工作所需要的扫描时序信号出发，设计出时序发生电路等各功能模块。所有的VHDL程序通过了MAX+PLUS—II软件实现编译及仿真后，在实际的硬件中调试通过。
上传时间： 2013-04-24
上传用户：asasasas
随着信息技术和计算机技术的飞速发展，数字信号处理已经逐渐发展成一门关键的技术科学。图像处理作为一种重要的现代技术，己经在通信、航空航天、遥感遥测、生物医学、军事、信息安全等领域得到广泛的应用。图像处理特别是高分辨率图像实时处理的实现技术对相关领域的发展具有深远意义。另外，现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合，大大变革了电子系统的设计方法，加速了系统的设计进程，为图像压缩系统的实现提供了硬件支持和软件保障。 本文主要包括以下几个方面的内容： (1)结合某工程的具体需求，设计了一种基于FPGA的图像压缩系统，核心硬件选用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存储器件选用MICRON公司的MT48LC4M16A2SDRAM，图像压缩的核心算法选用近无损压缩算法JPEG-LS。 (2)用Verilog硬件描述语言实现了JPEG-LS标准中的基本算法，为课题组成员进行算法改进提供了有力支持。 (3)用Verilog硬件描述语言设计并实现了SDRAM控制器模块，使核心压缩模块能够方便灵活地访问片外存储器。 (4)构建了图像压缩系统的测试平台，对实现的SDRAM控制器模块和JPEG-LS基本算法模块进行了软件仿真测试和硬件测试，验证了其功能的正确性。
上传时间： 2013-04-24
上传用户：a3318966
现代雷达系统广泛采用脉冲压缩技术，用以解决作用距离与分辨能力之间的矛盾。脉冲压缩是指雷达通过发射宽脉冲，保证足够的最大作用距离，而接收时，采用相应的脉冲压缩法获得窄脉冲以提高距离分辨率的过程。同时，数字信号处理技术的迅猛发展和广泛应用，为雷达脉冲压缩处理的数字化实现提供了可能。 本文主要研究雷达多波形频域数字脉冲压缩系统的硬件系统实现。在匹配滤波理论的指导下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形频域数字脉冲压缩系统。该系统可处理时宽在42μs以内、带宽在5MHz以下的线性调频信号(LFM)，非线性调频信号(NLFM)和Taylor四相码信号，且技术指标完全满足实用系统的设计要求。 本文完成的主要工作和创新之处有：(1)基于双通道模数转换器AD10242设计高精度数据采集电路，为整个脉压系统的工作提供必要的条件。完成了前端模拟信号输入电路的优化和差分输入时钟的产生，以实现高精度采样。 (2)根据协议和脉压系统的工作要求，以基于FPGAEP1K100QC208完成系统控制，使整个脉压系统正确稳定地工作。同时以该FPGA生成双口RAM，实现数据暂存，以匹配采样速率和脉压系统频率。 (3)设计基于4片高性能ADSP21160M的紧耦合并行处理系统，以完成多波形频域数字脉冲压缩的全部运算工作。4片DSP共享外部总线，且各DSP以链路口互连，进行数据通信。各DSP还使用一个链路口连接到接口板DSP，将脉压结果送出。 (4)以一片ADSP21160M和一片EP1K100QC208为核心，设计输出板电路，完成数据对齐、求模和数据向下一级的输出，并产生模拟输出。 (5)调试并改进处理板和输出板。
上传时间： 2013-06-11
上传用户：qq277541717
自适应滤波器的硬件实现一直是自适应信号处理领域研究的热点。随着电子技术的发展，数字系统功能越来越强大，对器件的响应速度也提出更高的要求。 本文针对用通用DSP 芯片实现的自适应滤波器处理速度低和用HDL语言编写底层代码用FPGA实现的自适应滤波器开发效率低的缺点，提出了一种基于DSP Builder系统建模的设计方法。以随机2FSK信号作为研究对象，首先在matlab上编写了LMS去噪自适应滤波器的点M文件，改变自适应参数，进行了一系列的仿真，对算法迭代步长、滤波器的阶数与收敛速度和滤波精度进行了研究，得出了最佳自适应参数，即迭代步长μ=0.0057，滤波器阶数m=8，为硬件实现提供了参考。 然后，利用最新DSP Builder工具建立了基于LMS算法的8阶2FSK信号去噪自适应滤波器的模型，结合多种EDA工具，在EPFlOKl00EQC208-1器件上设计出了最高数据处理速度为36.63MHz的8阶LMS自适应滤波器，其速度是文献[3]通过编写底层VHDL代码设计的8阶自适应滤波器数据处理速度7倍多，是文献[50]采用DSP通用处理器TMS320C54X设计的8阶自适应滤波器处理速度25倍多，开发效率和器件性能都得到了大大地提高，这种全新的设计理念与设计方法是EDA技术的前沿与发展方向。 最后，采用异步FIFO技术，设计了高速采样自适应滤波系统，完成了对双通道AD器件AD9238与自适应滤波器的高速匹配控制，在QuartusⅡ上进行了仿真，给出了系统硬件实现的原理框图，并将采样滤波控制器与异步FIF0集成到同一芯片上，既能有效降低高频可能引起的干扰又降低了系统的成本。
上传时间： 2013-06-01
上传用户：ynwbosss
本课题完成了基于FPGA的数据采集器以及IIC总线的模数转换器部分、通讯部分的电路设计。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位软处理器MicroBlaze;ⅡC总线的模数转换采用Microchip公司的MCP3221芯片，通讯部分则在FPGA片内用VHDL语言实现。通过上述设计实现了“准单片化”的模拟量和数字量的数据采集和处理。 所设计的数据采集器可以和结构类似的上位机通讯，本课题完成了在上位机中用VHDL语言实现的通信电路模块。通过上述两部分工作，将微处理器、数据存储器、程序存储器等数字逻辑电路均集成在同一个FPGA内部，形成一个可编程的片上系统。FPGA片外仅为模拟器件和开关量驱动芯片。FPGA内部的硬件电路采用VHDL语言编写；MCU软核工作所需要的程序采用C语言编写。多台数据采集器与服务器构成数据采集系统。服务器端软件用VB开发，既可以将实时采集的数据以数字方式显示，也可以用更加直观的曲线方式显示。 由于数据采集器是所有自控类系统所必需的电路模块，所以一个通用的片上系统设计可以解决各类系统的应用问题，达到“设计复用”(DesignReuse)的目的。采用基于FPGA的SOPC设计的更加突出的优点是不必更换芯片就可以实现设计的改进和升级，同时也可以降低成本和提高可靠性。
上传时间： 2013-07-12
上传用户：a155166
甚短距离传输(VSR)是一种用于短距离(约300 m～600m)内进行数据传输的光传输技术.它主要应用于网络中的交换机、核心路由器(CR)、光交叉连接设备(OXC)、分插复用器(ADM)和波分复用(WDM)终端等不同层次设备之间的互连,具有构建方便、性能稳定和成本低等优点,是光通信技术发展的一个全新领域,逐渐成为国际通用的标准技术,成为全光网的一个重要组成部分. 本文深入研究了VSR并行光传输系统,完成了VSR技术的核心部分--转换器子系统的设计与实现,使用现场可编程阵列FPGA(Field Programmable GateArray)来完成转换器电路的设计和功能实现.深入研究现有VSR4-1.0和VSR4-3.0两种并行传输标准,在其技术原理的基础上,提出新的VSR并行方案,提高了多模光纤带的信道利用率,充分利用系统总吞吐量大的优势,为将来向更高速率升级提供了依据.根据万兆以太网的技术特点和传输要求,提出并设计了用VSR技术实现局域和广域万兆以太网在较短距离上的高速互连的系统方案,成功地将VSR技术移植到万兆以太网上,实现低成本、构建方便和性能稳定的高速短距离传输. 本文所有的设计均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上实现,采用Altera的Quartus Ⅱ开发工具和 Verilog HDL硬件描述语言完成了VSR4-1.0转换器集成电路和万兆以太网的SERDES的设计和仿真,并给出了各模块的电路结构和仿真结果.仿真的结果表明,所有的设计均能正确的实现各自的功能,完全能够满足10Gb/s高速并行传输系统的要求.
上传时间： 2013-07-14
上传用户：han0097
本课题设计和完成了一套基于DSP+FPGA结构的小波变换实时图像处理系统。采用小波算法对图像进行边缘提取、图像增强、图像融合等处理，并在ADSP-BF535上实现了小波算法，分析了其运行小波算法的性能。图像处理的数据量比较大，而且运算比较复杂，DSP的特殊结构和性能很好地满足了系统实现的需要，而FPGA的高速性和灵活性也满足了系统实时性和稳定性的需要，所以采用DSP+FPGA来实现图像处理系统是可靠的，也是可行的。系统的硬件设计以DSP和FPGA为平台，DSP实现算法、管理系统运行、并实现了系统的自启动；FPGA实现一些接口、时序控制等，简化了外围电路，提高了系统的可靠性。结果表明，在ADSP-BF535上实现小波算法，效果良好，而且满足系统实时性的要求。最后，总结了系统的设计和调试经验，对调试时遇到的一些问题进行了分析。
上传时间： 2013-04-24
上传用户：Kecpolo
在测井过程中，由于测井深度直接影响到其它测井信息的准确性，所以精确的测井深度变得越来越重要。本文针对现有绞车系统的不足(CPU为单片机决定其精度不高、缺少完善的深度校正系统等)，首次将DSP与FPGA应用到测井绞车系统中，充分利用FPGA硬件资源丰富、速度快及DSP软件设计灵活的特点，使系统硬件、软件结构更加合理，功能得到增强，性价比进一步提高，从而优化了整个系统，为今后绞车设计提供了新的方法和途径。 本文相对其它绞车系统的设计，主要特点有：设计了比较完善的深度校正模块(深度脉冲校正、根据磁记号与磁定位信号的校正、由张力等原因引起的电缆形变的校正)。将打标和测量一体化。设计了方便的通信接口(校正后的深度脉冲及DSP通过RS232与主测井仪的通信)。使用DSP作为CPU并且配合FPGA作预处理从而提高了测量深度的准确性。电路采用了可编程逻辑器件，提高了电路工作的可靠性，减小了电路板面积。另外，本文在研究电缆绞车系统的同时，对测井的地面信号处理也进行了初步的研究，主要是对趋肤效应的校正做了初步的研究。 本文所完成的是一个完整的测量与打标系统，通过室内与现场实验，得出该系统具有高精度、高智能化等优点。最后，本文对该系统的发展方向作了展望。
上传时间： 2013-07-08
上传用户：星仔
工业X-CT（X-ray Computed Tomography）无损检测技术是以不损伤或者破坏被检测对象的一种高新检测技术，被誉为最佳的无损检测手段，在无损检测领域日益受到人们的青睐。近年来，各国都在投入大量的人力、物力对其进行研究与开发。 目前，工业CT主要采用第二代和第三代扫描方式。在工业CT第三代扫描方式中，扫描系统仅作“旋转”运动，控制系统比较简单。对此，我国已取得了可喜的成绩。然而，对工业CT系统中的二代扫描运动控制系统，即针对“平移+旋转”运动的控制系统的研究，我国已有采用，但与发达国家相比，还存在较大的差距。二代扫描方式与其它扫描方式相比，具有对被检物的尺寸没有要求，且能够对感兴趣的检测区域进行局部扫描的独特优点。同时X光源的射线出束角较小（一般小于20°），因此在工业X-CT系统主要采用二代扫描运动控制。有鉴于此，本论文结合有关科研项目，开展了工业X-CT二代扫描控制系统的研究。 论文首先介绍了工业X-CT系统的工作原理和各种扫描运动控制方式的特点，阐述了开展二代扫描控制的研究目的和意义。其次，根据二代扫描控制的特点，提出了“在优先满足工业X-CT二代扫描控制的基础上，力求实现对工业X-CT扫描运动的通用控制，使其能同时支持一、三代扫描方式”的设计思想。据此，研究确立了基于单片机AT89LV52及FPGA芯片EP1C3T100C8的运动控制架构，以实现二代扫描控制系统的设计方案。论文详细介绍了可编程逻辑器件FPGA的工作原理和开发流程，并对其相关开发环境QuartusII4.1作了阐述。结合运动控制系统的硬件设计，详细介绍了各功能模块的具体设计过程，给出了相关的设计原理框图和实际运行波形。并制作了相应的PCB板，调试了整个硬件控制系统。最后，论文还详细研究了利用VisualC++6.0来完成上位机控制软件的设计，给出了运动控制主界面及扫描运动控制功能软件设计的流程图。 论文对整个运动控制系统采用的经济型的开环控制技术所带来的不利影响，分析研究了增加步进电机的细分数以提高扫描精度的可能性，并对所研究的控制系统在调试过程中出现的一些问题及解决方案作了简要的分析，提出了一些完善方法。
上传时间： 2013-04-24
上传用户：stella2015
本文设计实现了一种基于FPGA的DES加密系统。 概括起来，本文主要完成了以下几方面的主要工作：完成了DES加密系统的整体设计。整个系统包括DES加密核心模块，UART通信接口模块和BLOCKRAM存储模块。以EITS2003开发板为硬件开发平台，ISEwebpack为开发软件，用Verilog硬件描述语言设计并且实现了三大模块的具体功能及整体连接。用PC，串口调试工具，UART通信接口和EITS2003开发板测试并验证了整个系统的功能。探讨了DES加密系统在军事通信总站内的应用。
上传时间： 2013-06-14
上传用户：dancnc
