FPGA时序

FPGA时序技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。

资源总数
500

FPGA时序 全部资料 500 份

采用MSP430F1232单片机制作的双电源供电低功耗实时时钟模块，主机断电后可在后备电源支持下自动进入低功耗运行。采用4线SPI方式与主机通讯，同一主机可分时对多个时钟模块同步授时，使多个时钟模块的时间和秒脉冲相位一致。

2023-04-11 5 FPGA时序

1引言电荷耦合器CCD具有尺寸小、精度高、功耗低、寿命长、测量精度高等优点，在图像传感和非接触测量领域得到了广泛应用。由于CCD芯片的转换效率、信噪比等光电特性只有在合适的时序驱动下才能达到器件工艺设计所要求的最佳值，以及稳定的输出信号，因...

2022-06-23 1 FPGA时序

实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA器件实现电话计费系统的方法，并给出了设计框图和详细设计过程。设计采用Veriiog_HDL硬件语言。

2013-10-28 199 FPGA时序

提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。

2014-12-28 85 FPGA时序

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPG...

2014-01-01 44 FPGA时序

实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA器件实现电话计费系统的方法，并给出了设计框图和详细设计过程。设计采用Veriiog_HDL硬件语言。

2013-10-14 35 FPGA时序

提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。

2015-01-02 104 FPGA时序