FPGA时序管理全部资料 - 虫虫开发者社区

用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何...

2013-08-23 32 FPGA时序管理

用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何...

2016-04-03 107 FPGA时序管理

功能：计分员通过按键为两支队伍计分，每支队伍个对应一个按键，积分按键每按下一次对应队伍积分增加1（两分和三分需要按下两次和三次），数码管显示本节剩余时间和24s倒计时，分别对应一个按键来重置本节剩余时间和24s倒计时。使用说明：k1&nbs...

2022-07-06 10 FPGA时序管理

该文档为基于FPGA的数字时钟的设计讲解文档，在QuartusⅡ开发环境下，用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字时钟．通过将设计代码下载到FPGA的开发平台Ahera DE2开发板上进行了功能验证...

2022-09-08 7 FPGA时序管理

2016-04-30 85 FPGA时序管理

基于CS的考试管理系统,可以实时监控，和信息录入

2014-01-21 186 FPGA时序管理

自己上学时编译的一个学生管理系统，当时初学，发出来大家一起研究

2014-11-28 147 FPGA时序管理

简单易用的按件按时计工资管理系统，本来是为一个朋友的公司弄的，后来一直没有交付给他们，不过功能算是完整的，用Access数据库

2014-01-10 108 FPGA时序管理

2014-10-26 114 FPGA时序管理

学籍管理系统——基于数据库由于时间短，可能不完善，请原谅

2016-07-05 96 FPGA时序管理

FPGA时序管理