随着以太网技术的不断发展，网络的传输速度已经由最初的10M发展到现在的10,000M。用可编程逻辑器件(FPGA)实现以太网控制器与其它SOC系统的互连成为当前的研究热点。本文阐述了MAC层的FPGA设计、仿真及测试；介绍了整个系统的内部结构、模块划分，并对各个模块的设计过程进行了详细阐述，接着介绍了开发环境和验证工具，同时给出测试方案、验证数据、实现结果及时序仿真波形图。 对MAC层的主要功能模块如:发送模块、接收模块、MAC流程控制模块、寄存器模块、MⅡ接口模块和主机接口模块以及CRC，CSMA/CD，HASH表等算法给出了基于FPGA及硬件描述语言的解决方法。 本课题针对以下三个方面进行了研究并取得一定的成果: 1)FPGA开发平台的硬件实现。选用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作为测试的核心器件，采用LXT971芯片作为物理层芯片，AT91RM9200作为数据输入源和双blockram作为帧缓存搭建FPGA硬件验证开发平台。 2)基于FPGA实现以太网控制器。用VerilogHDL语言构建以太网控制器，实现CSMA/CD协议、10M/100M自适应以及与物理层MⅡ接口等。 3)采用片上系统通用的WS接口。目的是便于与具有通用接口的片上系统互连，也为构建SOC上处理器提供条件。 本论文实现了一个基于WS总线接口可裁减的以太网MAC控制器IP软核，为设计具有自主知识产权的以太网MAC控制器积累了经验。同时，为与其它WS接口的控制器实现直接互连创造了条件，对高层次设计这一先进ASIC设计方法也有了较为深入的认识。
上传时间： 2013-07-17
上传用户：bruce
本文介绍了一种基于现场可编程门阵列FPGA器件的电子密码锁的设计方法。重点阐述了红外遥控电子密码锁的整体架构设计；介绍了一种由PT2248作为发送器，MIM-R1AA 38KHZ红外一体化接收解调器作为接收器的红外遥控系统的构建方法；详细说明了如何运用EDA技术自顶向下的设计方法，来实现基于XILINX公司出品的Spartan-3E系列FPGA芯片的红外遥控解码、密码锁的解锁、密码修改、报警提示及液晶显示等功能。在分析红外遥控电子密码锁各功能模块时，本论文详细阐述了各模块的功能及外部接口信号，给出了各模块的仿真波形以及整个系统的测试流程和测试结果。本论文在介绍Spartan-3E系列FPGA芯片的特点和性能的同时，利用Spartan-3E系列的XC3S500芯片中的KCPSM3和自行设计完成的状态机控制器分别实现液晶显示控制器，通过比较分析得知KCPSM3实现的控制器，在对FPGA的资源利用方面更加合理，实现更加便捷。 本论文利用红外遥控技术解锁，大大提高了电子密码锁的安全性能；采用FPGA开发设计，所有算法完全由硬件电路来实现，使得系统的工作可靠性大为提高，同时由于FPGA具有在系统可编程功能，当设计需要更改时，只需更改FPGA中的控制和接口电路，利用EDA工具将更新后的设计下载到FPGA中即可，无需更改外部电路的设计，大大提高了设计的效率。因此，采用FPGA开发的数字系统，不仅具有很高的工作可靠性，其升级与改进也极其方便。
上传时间： 2013-06-25
上传用户：cy1109
随着计算机科学在人机交互领域的极大发展，作为人脸信息处理中的一项关键技术，人脸检测现在已经成为模式识别，计算机视觉和人机交互领域不可缺少的一部分。但是，人脸检测算法存在计算量大、速度慢等缺点。软件实现方式无法达到实时处理要求，而现有的硬件实现需要占用大量硬件资源。 本文针对现有人脸检测硬件实现的缺点，通过对Adaboost算法和现有硬件结构的分析，提出了双流水线硬件检测架构：扫描窗口流水线、特征向量流水线。并在Vertex-II Pro FPGA平台验证成功，达到实时检测的标准。具体工作和创新点包括如下几点： 介绍了人脸检测的原理以及人脸检测经典算法。其中，详细介绍了Adaboost算法。 对现有的结构进行详细分析。指出现有各架构的缺点，即资源占用多，检测速度慢。针对这两个问题，本文提出了一个适合嵌入式应用的扫描窗口、特征向量双流水线检测硬件架构，详细说明了该架构的工作原理，并在该架构基础上，通过加入预测加载技术，进一步提高检测速度。随后，采用存储器访问效率，架构内部存储单元大小，检测时间长短，运算单元数量四个标准，详细比较了新架构和现有架构的差别，显示出新架构的优势。 基于提出的架构，给出了Adaboost人脸检测系统的VLSI实现方案。本文中，采用自顶向下的设计方法将人脸检测系统分成若干个子模块，然后对每个子模块进行详细的设计和说明，给出了每个子模块的硬件架构、状态转换以及verilog实现后的仿真波形。 采用Xilinx公司的VII Pro FPGA开发板完成人脸检测系统的硬件验证。FPGA验证结果表明对于QCIF分辨率的视频图像，人脸检测系统能够达到50fps的检测速度，满足实时检测的要求。
上传时间： 2013-06-15
上传用户：1193169035
基于微处理器的数字PID控制器改变了传统模拟PID控制器参数整定不灵活的问题。但是常规微处理器容易在环境恶劣的情况下出现程序跑飞的问题，如果实现PID软算法的微处理器因为强干扰或其他原因而出现故障，会引起输出值的大幅度变化或停止响应。而FPGA的应用可以从本质上解决这个问题。因此，利用FPGA开发技术，实现智能控制器算法的芯片化，使之能够广泛的用于各种场合，具有很大的应用意义。 首先分析FPGA的内部结构特点，总结FPGA设计技术及开发流程，指出实现结构优化设计，降低设计难度，是扩展设计功能、提高芯片性能和产品性价比的关键。控制系统由四个模块组成，主要包括核心控制器模块、输入输出模块以及人机接口。其中控制器部分为系统的关键部件。在分析FPGA设计结构类型和特点的基础上，提出一种基于FPGA改进型并行结构的PID温度控制器设计方法。在PID算法与FPGA的运算器逻辑映像过程中，采用将补码的加法器代替减法器设计，增加整数运算结果的位扩展处理，进行不同数据类型的整数归一化等不同角度的处理方法融合为一体，可以有效地减少逻辑运算部件。应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线，最后生成FPGA的编程文件。根据控制系统的要求，论文设计完成了12位模数AD转换器、数据显示器、按键等相关外围接口电路。 将一阶、纯滞后、大惯性电阻炉温作为控制对象，以EP1C3T144 FPGA为核心，构建PID控制系统。在采用Pt100温度传感器、分辨率为2℃、最大温度控制范围0～400℃的条件下，实验结果表明，达到无超调的稳定控制要求，为降低FPGA实现PID控制器的设计难度提供了有效的方法。
上传时间： 2013-06-13
上传用户：15071087253
以太网是在20世纪70年代为解决网络中零散的和偶然的堵塞而开发的，而 IEEE802.3标准是在最初的以太网技术基础上于1980年开发成功的。现在，以太网一词泛指所有采用CSMA/CD协议的局域网。以太网2.0版由数字设备公司、 Intel公司和Xerox公司联合开发，它与IEEE802.3兼容。 本设计采用FPGA设计以太网控制器代替传统的ASCI设计方法，主要原因在于FPGA技术的特点，它作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原由可编程期间门电路数有限的缺点。使本设计的产品十分灵活，可以在多种用户多种开发平台，硬件环境下使用而只需要对设计进行简单的修改和编辑即可，方便了设计者和用户的使用。 本论文主要阐述了使用FPGA设计开发以太网控制器的设计开发流程，以及研究了FPGA开发方法和传统ASIC开发方法的区别和优略。主要内容为： 1．阐述FPGA技术的发展历史，现状和将来的发展趋势。 2．详细说明了FPGA设计开发以太网控制器的全过程，包括模块分析功能分析以及代码设计。 3．采用软件仿真的方法设计和验证了MODELSIM仿真平台以及仿真波形图分析。 4．对比分析了FPGA和传统的ASIC开发过程的区别以及优缺点。
上传时间： 2013-05-25
上传用户：changeboy
现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、抗干扰能力强的特点，符合未来通信技术发展的方向。论文从以下几个方面讨论和实现了基于FPGA的调制解调系统。 论文首先介绍了调制解调系统的发展现状及FPGA的相关知识。然后介绍了几种常见的相位调制解调方式，重点是QDPSK调制解调系统的理论算法。 论文重点介绍了QDPSK解调调制系统的具体实现。首先，在在MATLAB环境下对系统里的每个子模块完成了功能仿真，并取得满意的仿真结果；其次，在QDPSK调制解调系统功能仿真正确的基础上，对每个模块的功能编写C++算法，并且验证了算法的正确性和可实现性；最后，在altera公司的FPGA开发平台Quartus Ⅱ 6.0上，采用Verilog硬件描述语言对QDPSK调制解调系统实现了时序仿真和综合仿真。
上传时间： 2013-04-24
上传用户：lepoke
单片微型计算机(单片机)是将微处理器CPU、程序存储器、数据存储器、定时/计数器、输入/输出并行接口等集成在一起。由于单片机具有专门为嵌入式系统设计的体系结构与指令系统，所以它最能满足嵌入式系统的应用要求。Intel公司生产的MCS-51系列单片机是我国目前应用最广的单片机之一。 随着可编程逻辑器件设计技术的发展，每个逻辑器件中门电路的数量越来越多，一个逻辑器件就可以完成本来要由很多分立逻辑器件和存储芯片完成的功能。这样做减少了系统的功耗和成本，提高了性能和可靠性。FPGA就是目前最受欢迎的可编程逻辑器件之一。IP核是将一些在数字电路中常用但比较复杂的功能块，设计成可修改参数的模块，让其他用户可以直接调用这些模块，这样就大大减轻了工程师的负担，避免重复劳动。随着FPGA的规模越来越大，设计越来越复杂，使用IP核是一个发展趋势。 本课题结合FPGA与8051单片机的优点，主要针对以下三个方面研究： (1)FPGA开发平台的硬件实现选用Xilinx公司的XC3S500E-PQ208-4-C作为核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作为片内程序存储器，搭建FPGA的硬件开发平台。 (2)用VHDL语言实现8051IP核分析研究8051系列单片机内部各模块结构以及各部分的连接关系，实现了基于FPGA的8051IP核。主要包括如下几个模块：CPU模块、片内数据存储器模块、定时/计数器模块、并行端口模块、串行端口模块、中断处理模块、同步复位模块等。 (3)基于FPGA的8051IP核应用用所设计的8051IP核，实现了对一个4×4键盘的监测扫描、键盘确认、按键识别等应用。
上传时间： 2013-06-21
上传用户：stampede
扩频通信系统与常规的通信系统相比，具有很强的抗窄带干扰，抗多径干扰，抗人为干扰的能力，并具有信息隐蔽、多址保密通信等优点。在近年来得到了迅速的发展。本论文主要讨论和实现了基于FPGA的直接序列扩频信号的解扩解调处理。论文对该直扩通信系统和FPGA设计方法进行了相关研究，最后用Altera公司的最新的FPGA开发平台Quarus Ⅱ5.0实现了相关设计。 整个系统分为两个部分，发送部分和接收部分。发送部分主要有串并转换、差分卷积编码、PN码扩频、QPSK调制、成型滤波等模块。接收部分主要有前端抗干扰、数字下变频、解扩解调等模块。 论文首先介绍了扩频通信系统的特点以及相关技术的国内外发展现状，并介绍了本论文的研究思路和内容。 然后，论文分析了几种常用的窄带干扰抑制、载波同步及PN码同步算法，结合实际需要，设计了一种零中频DSSS解调解扩方案。给出了抗窄带干扰、PN码捕获及跟踪以及载波同步的算法分析，采用了基于数字外差调制的自适应陷波器来进行前端窄带干扰抑制处理，用基于自适应门限技术的滑动相关捕获和分时复用单相关器跟踪来改善PN码同步的性能，用基于硬判决的COSTAS(科斯塔斯)环来减少载波提取的算法复杂度，用改进型CORDIC算法实现NCO来方便的进行扩展。 接着，论文给出了系统总体设计和发送及接受子系统的各个功能模块的实现分析以及在Quartus Ⅱ5.0上的实现细节，给出了仿真结果。 然后论文介绍了整个系统的硬件电路设计和它在真实系统中连机调试所得到的测试结果，结果表明该系统具有性能稳定，灵活性好，生产调试容易，体积小，便于升级等特点并且达到课题各项指标的要求。 最后是对论文工作的一些总结和对今后工作的展望。
上传时间： 2013-05-23
上传用户：磊子226
JPEG 2000是为适应不断发展的图像压缩应用而出现的新的静止图像压缩标准，小波变换是JEPG 2000核心算法之一。小波变换是一种可达到时(空)域或频率域局部化的时频域或空频域分析方法，其多尺度分解特性符合人类的视觉机制，更加适用于图像信息的处理。提升小波变换是一类不采用傅立叶变换做为主要分析工具的小波变换新方法，提升小波变换的提出大大简化了小波变换的计算，使其在实时信号处理领域得到广泛的应用。通过提升的方法很容易构造一般的整数小波变换，由于图像一般用位数较低的整数表示，整数小波变换可以将为整数序列的图像矩阵映射成整数小波系数矩阵，这就大大简化了小波变换的硬件电路设计。在当今数字化和信息化时代背景下，研究具有高速硬件处理功能的可变程逻辑器件在图像压缩算法领域的应用已经成为当今研究的热点。 本文旨在探讨和研制基于FPGA的小波变换模块的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根据JPEG 2000推荐无损提升小波算法和有损提升小波算法，设计图像压缩系统的小波变换模块。主要工作如下： 第一部分介绍了传统小波分析理论和提升小波分析理论。包括连续小波时频局域性的特征，离散小波变换系数的意义，多分辨分析引出的构造小波基的系统方法和计算离散小波的快速算法等。重点放在介绍正交小波和双正交小波的构造方法，并介绍了数字图像在小波域的特点。讨论了提升小波变换的基本思想，讨论了用提升方法构造小波基以及传统小波变换的提升实现，讨论了整数小波变换。 第二部分介绍了FPGA结构及其设计流程。介绍了FPGA/CPLD器件的特征、发展趋势及FPGA/CPLD基本结构，然后重点介绍了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的结构特点，以及Xilinx的FPGA开发软件ISE，最后介绍了硬件描述语言VHDL语言的特点。 最后一部分是本论文研究的主要内容，即JPEG 2000中最核心的算法-提升格式小波变换的一维变换模块设计和二维变换模块设计。一维提升小波变换模块采用两种不同的电路结构进行设计-低速低功耗的串行流水线结构和高速高功耗的并行阵列结构。同样，二维小波变换模块也采用了两种不同的电路结构进行设计-低速低功耗的折叠结构和高速高功耗的串行结构。 文章对提升小波变换的FPGA实现中的大量细节问题进行了讨论，给出了每种结构提升小波变换模块的电路原理图，并对原理图进行了仿真测试，仿真测试结果不仅表明了模块功能的正确性，而且表明不同小波模块可以满足相应领域的实际要求。
上传时间： 2013-06-08
上传用户：dwzjt
本文介绍了一个基于CPLD／FPGA的嵌入式IP核设计。论文在阐述可编程逻辑器件及其发展趋势的基础上，探讨了知识产权复用理念，MCU的复杂化设计以及数字信号传输与处理的速度要求。结合国内外对CPLD／FPGA的使用现状，引出了在CPLD／FPGA上开发嵌入式模块程序的理念并提出了设计实现方法和设计实例。课题的设计目标为开发一个基于CPLD／FPGA的USBIP模块，实现开发板与PC机之间的USB通信。设计过程首先进行硬件设计，在FPGA开发板上开发扩展板；其次用ISE开发软件进行FPGA数字化设计；在软件开发完成后，将配置生成的比特流文件通过JTAG电缆下载到FPGA开发板上，实现FPGA开发板与PC机之间的通信。 该设计具有很高的实用性，它进一步扩大了可编程芯片的领地，将复杂专有芯片挤向高端和超复杂应用；它使得IP资源复用理念得到更普遍的应用；为基于FPGA的嵌入式系统设计提供了广阔的思路。
上传时间： 2013-07-05
上传用户：隐界最新
