一个用verilog实现的fpga上的uart接口模块 一个用verilog实现的fpga上的uart接口模块，包括测试模块和实体，并实现了输出接口和状态接口。 2014-07-19 146 FPGA+Design
FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输 FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用 2014-01-07 131 FPGA+Design