FIFO
FirstInputFirstOutput的缩写,先入先出队列,这是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。
资源总数
422
FIFO 热门资料
异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.
异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.
2014-11-05
59
任意时钟配比的异步fifo.含有synplify ip库中的双端口ram。用于处理多时钟域问题。
任意时钟配比的异步fifo.含有synplify ip库中的双端口ram。用于处理多时钟域问题。
2014-12-04
25
VC5416 对USB寄存器的读/写、配置; VC5416 对 USB的 FIFO 的操作; VC5416 对 USB的 setup 包的操作; VC5416 对 USB的 Endpointo
VC5416 对USB寄存器的读/写、配置; VC5416 对 USB的 FIFO 的操作; VC5416 对 USB的 setup 包的操作; VC5416 对 USB的 Endpointo 的操作;
2017-04-08
43
介绍大型Cypress公司FIFO器件的内部工作和如何应用这些器件进行深度和宽度的扩展
This application note explains the internal operation of the large FIFOs manufactured by Cypress and
2024-01-12
7
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点,使得整个系统可靠性高和抗干扰能力强,系统...
2017-05-27
171
XC4000系列的Select-RAM(TM)可配置成边沿触发RAM和双口RAM,边沿触发简化系统定时,双口RAM简化FIFO的设计
The XC4000E FPGA family is a pin- and bitstream-compatiblesuperset of the Xilinx XC4000 FPGA fam
2024-03-29
10
XC4000系列的Select-RAM(TM)可配置成边沿触发RAM和双口RAM,边沿触发简化系统定时,双口RAM简化FIFO的设计
The XC4000E and XC4000EX FPGA families provide distributed on-chip RAM. Select-RAMTM memory can be c
2024-04-23
3