源码文件
C:/Xilinx/verilog/src/glbl.v C:/Xilinx/digi/lab3/FIFO.v C:/Xilinx/digi/lab3/testfifo.v
FIFO+SJF+HRRN 源代码
汇集 FIFO+SJF+HRRN 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 49 / 50 页
源码文件
MO FIFO NULL FIFO.v vlg7C/_f_i_f_o.bin 1233657704 MO test1 NULL test1.v vlg35/test1.bin 1233652696 MO testfifo NULL testfifo.v v…
源码文件
ioport unsigned port8018; #define DAC0 port8018 ioport unsigned port8019; #define DAC1 port8019 ioport unsigned port801A; #de…
源码文件
`define num_size 8 //1 byte `define num_fifo 5 //2^5 =32 byte : fifo size + 1 `define full 6'd31
源码文件
-------------------------------------------------------------------------------- Release 9.1.03i Trace Copyright (c) 1995-2007 …
源码文件
F:\vhdl\fifos\fifo_exp1\fifo89.ngc 1197101644 OK
源码文件
all: fifo1 fifo2 fifo1: fifo1.c gcc -o fifo1 fifo1.c fifo2: fifo2.c gcc -o fifo2 fifo2.c clean: rm -f *.o *.bak fifo1 fifo2
源码文件
#ifndef _UART_REGISTERS #define _UART_REGISTERS ioport unsigned port0008; #define INT1_RD port0008 ioport unsigned port800…
源码文件
#ifndef _UART_REGISTERS #define _UART_REGISTERS ioport unsigned port0008; #define INT1_RD port0008 ioport unsigned port800…
源码文件
"File: USBLIB2.ASM Holtek Cross-Assembler Version 2.86 Page 1 1 0000 include ht82k96e.inc 2…