本教程内容力求以详细的步骤和讲解让读者以最快的方式学会 MC8051 IP core 的应用以及相关设计软件的使用，并激起读者对 SOPC 技术的兴趣。本实验重点讲 8051Core 的应用，并通过一个简单 C51 程序对51Core 进行硬件测试。 本实验教程的内容编排如下： 第 1 章简单的描述了 MC8051 IP core的基本结构及一些应用说明。 第 2 章详细的介绍 8051Core 综合、编译应用。包括 Quartus II、Synplify Pro 软件的基本应用，ROM、RAM 模块的生成，8051Core 的封装及应用测试。 附录 A为 MC8051 IP Core 的指令集。 在阅读本教程的过程中，请读者注意以下几点： 本教程在写作过程中遵循“宁可啰唆一点，也不放过细节”的方针。在教程中的某些地方，有些读者可能觉得很“简单” ，甚至显得有些啰唆，但对大多数初学者可能并非如此。因为作者认为，足够简单甚至可以跳过的内容，对某些读者来说，未必能一下子就弄清楚，所以，本教程很 多地方将尽量阐述清楚，以节省读者理解的时间。但在后面的章节中，如果涉及的细节在前面章节中已经提及，这些内容就会省略。 最 后作者要强调的是，本教程旨在引路，不会带领读者掌握更深层次的开发，更高级的应用希望读者自己去挖掘。
上传时间： 2013-10-26
上传用户：归海惜雪
实物设计
上传时间： 2013-11-12
上传用户：qingdou
FPGA学习资料
上传时间： 2013-10-29
上传用户：liu123
本文采用了技术比较成熟的VHDL语言进行设计，并使用Quartus II软件进行时序仿真。由仿真结果可知，无论是在功能的实现上还是在搜索的准确性、高效性以及FPGA片上资源的利用率上，本设计方案都具有明显的优越性。
上传时间： 2013-11-03
上传用户：司令部正军级
基于解决Xmodem协议中CRC校验的目的，以经典的LFSR硬件电路为基础，采用了按字节并行运算CRC校验码，以及多字节CRC算法的方法。在Quartus II环境下，通过以VHDL语言仿真试验，得出Xmodem协议中CRC校验，以多字节循环并行CRC算法能够满足高速实时性要求的结论。
上传时间： 2013-10-09
上传用户：胡萝卜酱
Altera ModelSim 6.5仿真入门教程，需要的可自行下载。 平台 软件：ModelSim-Altera 6.5e （Quartus II 10.0） Starter Edition 内容 1 设计流程 使用ModelSim仿真的基本流程为： 图1.1 使用 ModelSim仿真的基本流程 2 开始 2.1 新建工程 打开ModelSim后，其画面如图2.1所示。
上传时间： 2013-11-09
上传用户：qitiand
C++完美演绎 经典算法 如 /* 头文件：my_Include.h */ #include <stdio.h> /* 展开C语言的内建函数指令 */ #define PI 3.1415926 /* 宏常量，在稍后章节再详解 */ #define circle(radius) (PI*radius*radius) /* 宏函数，圆的面积 */ /* 将比较数值大小的函数写在自编include文件内 */ int show_big_or_small (int a,int b,int c) { int tmp if (a>b) { tmp = a a = b b = tmp } if (b>c) { tmp = b b = c c = tmp } if (a>b) { tmp = a a = b b = tmp } printf("由小至大排序之后的结果:%d %d %d\n", a, b, c) } 程序执行结果： 由小至大排序之后的结果:1 2 3 可将内建函数的include文件展开在自编的include文件中 圆圈的面积是=201.0619264
标签： my_Include include define 3.141
上传时间： 2014-01-17
上传用户：epson850
源代码\用动态规划算法计算序列关系个数 用关系"<"和"="将3个数a，b，c依次序排列时，有13种不同的序列关系： a=b=c,a=b<c,a<b=v,a<b<c,a<c<b a=c<b,b<a=c,b<a<c,b<c<a,b=c<a c<a=b,c<a<b,c<b<a 若要将n个数依序列，设计一个动态规划算法，计算出有多少种不同的序列关系， 要求算法只占用O(n),只耗时O(n*n).
上传时间： 2013-12-26
上传用户：siguazgb
c语言版的多项式曲线拟合。 用最小二乘法进行曲线拟合. 用p－1 次多项式进行拟合，p<= 10 x,y 的第0个域x[0],y[0],没有用，有效数据从x[1],y[1] 开始 nNodeNum,有效数据节点的个数。 b,为输出的多项式系数，b[i] 为b[i-1]次项。b[0],没有用。 b,有10个元素ok。
上传时间： 2014-01-12
上传用户：变形金刚
高清电视HDTV信号发生器，576P逐行，VHDL语言，ALTERA的Quartus II开发平台
上传时间： 2015-07-06
上传用户：yph853211
