📚 Down技术资料

📦 资源总数：267

💻 源代码：10700

深入了解Down技术，探索其在信号处理、电源管理及数据传输中的独特应用。本页面汇集267个精选资源，从基础理论到高级实践，全面覆盖降压转换器设计、信号降频处理等关键领域。无论您是初学者还是资深工程师，这里都有助于提升您的专业技能，解决实际项目中遇到的挑战。立即访问，开启您的学习之旅！

🔥 Down热门资料

查看全部267个资源 »

无线信道仿真和均衡器的FPGA设计与实现

本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL语言进行FPGA设计的策略.在硬件描述语言的设计流程中,信道盲均衡器运用了To...

📅 2013-07-11 👤 lwwhust

FPGA 无线信道仿真均衡器

基于FPGA的UART控制器的设计和实现

文章介绍了一种在现场可编程门阵列（FPGA）上实现UART 的方法。UART 的波特率可设置调整，工作状态可读取。系统结构进行了模块化分解，使之适应自顶向下（Top-Down）的设计方...

📅 2013-04-24 👤 cjl42111

FPGA UART 控制器

PCI总线接口控制器的FPGA设计

本论文采用TOP-DOWN设计方法对PCI总线接口控制器的设计与实现进行了研究,对PCI总线协议做了比较深刻的理解和分析.本论文以PCI总线接口控制器的设计和实现为线索,阐述了PCI总线接口控制器设计、仿真及综合、验证的各个步骤,以及PCI板卡驱动程序的编写和调试.作为PCI接口控制器下一步发展的前...

📅 2013-04-24 👤 stvnash

FPGA PCI 总线接口控制器

无线信道仿真和均衡器的FPGA设计与实现

📅 2013-05-28 👤 huyiming139

FPGA 无线信道仿真均衡器

基于FPGA的HDLC协议控制器的设计

本文以符号多项式理论为基础，从理论上论证了任意长度比特组合的CRC校验码的并行算法，提出了并行CRC计算的数学模型，并且以8位二进制序列(即一个字节)为例，介绍了利用此数学模型计算校验码的方法，最后给出了与此算法相对应的VHDL模型。经过对实验数据的对比分析，表明文中所提并行CRC算法的关键路径延迟...

📅 2013-06-09 👤 s363994250

FPGA HDLC 协议控制器