Divider+Circuit 工程资料与源码下载

VHDL/FPGA/Verilog

VHDL code for a clock divider by 27 circuit with a resulting waveform with 50％ duty cycle....

VHDL code for a clock divider by 27 circuit with a resulting waveform with 50％ duty cycle..

2014-01-05 00:14:02 29 次下载 1,116 浏览

行业发展研究

2017-07-19 00:13:02 32 次下载 1,061 浏览

编译器/解释器

2013-12-22 22:38:06 71 次下载 1,027 浏览

其他

2017-08-30 20:38:01 157 次下载 1,041 浏览

VHDL/FPGA/Verilog

2013-12-14 10:55:02 108 次下载 1,067 浏览

其他

2013-12-19 16:28:02 48 次下载 1,043 浏览

VHDL/FPGA/Verilog

2017-09-11 00:32:02 110 次下载 1,111 浏览

系统设计方案

2017-03-21 00:39:02 44 次下载 1,092 浏览

软件

一款形象、直观的电路仿真软件；免安装，解压缩后直接点击下图所示图标运行。

2021-10-20 01:09:54 0 次下载 94 浏览

技术资料

该文档介绍了开关电源中缓冲电路的设计方法

2022-10-04 23:50:02 1 次下载 2,823 浏览