虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

DSP,<b>SDram</b>

  • 静电传感器电极与屏蔽罩间电容值的计算

    在静电传感器测量气/固两相流参数的基础上,以J.B.Gajewski教授的成果为基础,对电容的计算进行了研究。将静电传感器电极与屏蔽罩间的电容cp看作圆柱型电容,对其建立的静电传感器数学模型中的感应电极与屏蔽罩间电容值进行探讨,并得到了这个电容的计算式。

    标签: 静电传感器 电极 屏蔽罩 电容值

    上传时间: 2014-12-24

    上传用户:erkuizhang

  • TLC2543 中文资料

    TLC2543是TI公司的12位串行模数转换器,使用开关电容逐次逼近技术完成A/D转换过程。由于是串行输入结构,能够节省51系列单片机I/O资源;且价格适中,分辨率较高,因此在仪器仪表中有较为广泛的应用。 TLC2543的特点 (1)12位分辩率A/D转换器; (2)在工作温度范围内10μs转换时间; (3)11个模拟输入通道; (4)3路内置自测试方式; (5)采样率为66kbps; (6)线性误差±1LSBmax; (7)有转换结束输出EOC; (8)具有单、双极性输出; (9)可编程的MSB或LSB前导; (10)可编程输出数据长度。 TLC2543的引脚排列及说明    TLC2543有两种封装形式:DB、DW或N封装以及FN封装,这两种封装的引脚排列如图1,引脚说明见表1 TLC2543电路图和程序欣赏 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double  sum_final1; double  sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe};  void delay(unsigned char b)   //50us {           unsigned char a;           for(;b>0;b--)                     for(a=22;a>0;a--); }  void display(uchar a,uchar b,uchar c,uchar d) {    P0=duan[a]|0x80;    P2=wei[0];    delay(5);    P2=0xff;    P0=duan[b];    P2=wei[1];    delay(5);   P2=0xff;   P0=duan[c];   P2=wei[2];   delay(5);   P2=0xff;   P0=duan[d];   P2=wei[3];   delay(5);   P2=0xff;   } uint read(uchar port) {   uchar  i,al=0,ah=0;   unsigned long ad;   clock=0;   _cs=0;   port<<=4;   for(i=0;i<4;i++)  {    d_in=port&0x80;    clock=1;    clock=0;    port<<=1;  }   d_in=0;   for(i=0;i<8;i++)  {    clock=1;    clock=0;  }   _cs=1;   delay(5);   _cs=0;   for(i=0;i<4;i++)  {    clock=1;    ah<<=1;    if(d_out)ah|=0x01;    clock=0; }   for(i=0;i<8;i++)  {    clock=1;    al<<=1;    if(d_out) al|=0x01;    clock=0;  }   _cs=1;   ad=(uint)ah;   ad<<=8;   ad|=al;   return(ad); }  void main()  {   uchar j;   sum=0;sum1=0;   sum_final=0;   sum_final1=0;    while(1)  {              for(j=0;j<128;j++)          {             sum1+=read(1);             display(a1,b1,c1,d1);           }            sum=sum1/128;            sum1=0;            sum_final1=(sum/4095)*5;            sum_final=sum_final1*1000;            a1=(int)sum_final/1000;            b1=(int)sum_final%1000/100;            c1=(int)sum_final%1000%100/10;            d1=(int)sum_final%10;            display(a1,b1,c1,d1);           }         } 

    标签: 2543 TLC

    上传时间: 2013-11-19

    上传用户:shen1230

  • PIC单片机设计电子密码锁

    介绍用PIC16F84单片机制作的电子密码锁。PIC16F84单片机共18个引脚,13个可用I/O接口。芯片内有1K×14的FLASHROM程序存储器,36×8的静态RAM的通用寄存器,64×8的EEPROM的数据存储器,8级深度的硬堆栈。 用PIC单片机设计的电子密码锁微芯公司生产的PIC8位COMS单片机,采用类RISC指令集和哈弗总线结构,以及先进的流水线时序,与传统51单片机相比其在速度和性能方面更具优越性和先进性。PIC单片机的另一个优点是片上硬件资源丰富,集成常见的EPROM、DAC、PWM以及看门狗电路。这使得硬件电路的设计更加简单,节约设计成本,提高整机性能。因此PIC单片机已成为产品开发,尤其是产品设计和研制阶段的首选控制器。本文介绍用PIC16F84单片机制作的电子密码锁。PIC16F84单片机共18个引脚,13个可用I/O接口。芯片内有1K×14的FLASHROM程序存储器,36×8的静态RAM的通用寄存器,64×8的EEPROM的数据存储器,8级深度的硬堆栈。硬件设计  电路原理见图1。Xx8位数据线接4x4键盘矩阵电路,面板布局见表1,A、B、C、D为备用功能键。RA0、RA7输出4组编码二进制数据,经74LS139译码后输出逐行扫描信号,送RB4-RB7列信号输入端。余下半个139译码器动扬声器。RB2接中功率三极管基极,驱动继电器动作。有效密码长度为4位,根据实际情况,可通过修改源程序增加密码位数。产品初始密码为3345,这是一随机数,无特殊意义,目的是为防止被套解。用户可按*号键修改密码,按#号键结束。输入密码并按#号确认之后,脚输出RB2脚输出高电平,继电器闭合,执行一次开锁动作。  若用户输入的密码正确,扬声器发出一声稍长的“滴”提示声,若输入的密码与上次修改的不符,则发出短促的“滴”声。连续3次输入密码错误之后,程序锁死,扬声器报警。直到CPU被复位或从新上电。软件设计  软件流程图见图3。CPU上电或复位之后将最近一次修改并保存到EEPROM的密码读出,最为参照密匙。然后等待用户输入开锁密码。若5分钟以内没有接受到用户的任何输入,CPU自动转入掉电模式,用户输入任意值可唤醒CPU。每次修改密码之后,CPU将新的密码存入内部4个连续的EEPROM单元,掉电后该数据任有效。每执行一次开锁指令,CPU将当前输入密码与该值比较,看是否真确,并给出相应的提示和控制。布     局  所有元件均使用SMD表贴封装,缩小体积,便于产品安装,60X60双面PCB板,顶层是一体化输入键盘,底层是元件层。成型后的产品体积小巧,能很方便的嵌入防盗铁门、保险箱柜。

    标签: PIC 单片机设计 电子密码锁

    上传时间: 2013-10-31

    上传用户:uuuuuuu

  • 对Altera 28nm FPGA浮点DSP设计流程和性能的独立分析

      电子发烧友网核心提示:Altera公司昨日宣布,在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理(DSP)设计。独立技术分析公司Berkeley设计技术有限公司(BDTI)验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程,同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。    Altera的浮点DSP设计流程经过规划,能够快速适应可参数赋值接口的设计更改,其工作环境包括来自MathWorks的MATLAB和 Simulink,以及Altera的DSP Builder高级模块库,支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP,这些应用包括,雷达、无线基站、工业自动化、仪表和医疗图像等。

    标签: Altera FPGA DSP 28

    上传时间: 2014-12-28

    上传用户:18888888888

  • 对Altera 28nm FPGA浮点DSP设计流程和性能的独立分析

      电子发烧友网核心提示:Altera公司昨日宣布,在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理(DSP)设计。独立技术分析公司Berkeley设计技术有限公司(BDTI)验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程,同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。    Altera的浮点DSP设计流程经过规划,能够快速适应可参数赋值接口的设计更改,其工作环境包括来自MathWorks的MATLAB和 Simulink,以及Altera的DSP Builder高级模块库,支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP,这些应用包括,雷达、无线基站、工业自动化、仪表和医疗图像等。

    标签: Altera FPGA DSP 28

    上传时间: 2015-01-01

    上传用户:sunshie

  • 板载故障记录OBFL

    具有OBFL功能的电路板经配置后,可以把故障相关数据存储在非易失性存储器中,并可在日后加以检索和显示以用于故障分析。这些故障记录有助于电路板故障的事后检查。要实现OBFL系统功能,需要同时使用软硬件。在硬件方面,需要:a)确定给出电路板件故障信息的板载OBFL资源(如温度感应器、存储器、中断资源、电路板ID,等等);b)在电路板或者系统出现故障时用以保存故障信息的板载非易失性存储。OBFL软件的作用是在正常的电路板运行以及电路板故障期间配置电路板变量并将其作为OBFL记录存储在非易失性存储中。OBFL软件还应具备一定的智能,能够分析多项出错事件、记录和历史故障记录,以逐步缩小范围的方式确认故障原因。这种分析可以大大减轻故障排查工作,否则将有大量的OBFL记录需要故障分析工程师手动核查。

    标签: OBFL 故障记录

    上传时间: 2013-10-30

    上传用户:dapangxie

  • 题目:利用条件运算符的嵌套来完成此题:学习成绩>=90分的同学用A表示

    题目:利用条件运算符的嵌套来完成此题:学习成绩>=90分的同学用A表示,60-89分之间的用B表示,60分以下的用C表示。 1.程序分析:(a>b)?a:b这是条件运算符的基本例子。

    标签: gt 90 运算符 嵌套

    上传时间: 2015-01-08

    上传用户:lifangyuan12

  • 提供的程序是供四相步进电机使用。本实验使用的步进电机用直流+12V电压

    提供的程序是供四相步进电机使用。本实验使用的步进电机用直流+12V电压,电机线圈由A、B、C、D四相组成。 2. 驱动方式为四相单四拍方式,各线圈通电顺序如下表。表中首先向A相线圈输入驱动电流,接着向B,C,D线圈通电,最后又返回到A相线圈驱动,按这种顺序轮流切换,电机轴按顺时针方向旋转。若通电顺序相反,则电机轴按逆时针方向旋转。

    标签: 步进电机 12 程序 实验

    上传时间: 2015-02-06

    上传用户:CSUSheep

  • 利用桶排序给数组a排序

    利用桶排序给数组a排序,建立的桶为b和e,其中b为含有十万个桶,e为只有一个链表的桶,然后对b和e使用插入算法排序,比较两种算法的时间,b需要40毫秒左右,e需要9到10分钟。

    标签: 排序 数组

    上传时间: 2014-01-02

    上传用户:13681659100

  • 本ppt介绍了多层C/S型数据库应用

    本ppt介绍了多层C/S型数据库应用,多层数据库应用的结构,典型的三层C/S结构,B/S型数据库应用,典型的B/S结构(三层),结合三层C/S的B/S结构(四层),使用多层分布式应用结构的优势,高可靠性的多层分布式结构等方面的内容

    标签: 多层 数据库

    上传时间: 2015-03-15

    上传用户:songnanhua