DSP卷积技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
两个序列的循环卷积,大家可以对比参考一哈
ADSP BLACKFIN561上实现卷积编码
用VHDL实现卷积码编码,该码为(2.1.3)型卷积码。
卷积码程序很适用的,删余码,3、4码率的,大家可以借鉴的啊 !
卷积码的维特比译码,约束长度为9,分别采用硬判决和软判决实现
用汇编实现卷积编码,在物理信道实现上必须用到,快速算法
卷积码的编码和译码,采用维特比译码,并且给出了编码和未编码的性能比较.
卷积地实现 编译工具
加载登录表单中...
加载注册表单中...
加载表单中...