DDS-PLL
DDS-PLL技术资料下载专区，收录852份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
资源总数
852
源代码
5,559
DDS-PLL 热门资料
查看全部 852 份 →DIMM Module Using PI74SSTV16857 Register and PI6CV857 PLL Clock Driver
The PI74SSTV16857 is a 14-bit stub-series-terminated logic (SSTL_2)registered driver with dif
2023-10-18
2
基于FPGA的PLL频率合成器
应用FPGA，采用PLL频率合成技术，设计出半整数\整数频率合成器，输出范围为1Khz-999.5Khz，步进频率可达到0.5Khz，经过验证性能很好！
2025-06-26
4
DESCRIPTION: DDS design BY PLD DEVICES
* DESCRIPTION: DDS design BY PLD DEVICES.\r\n *\r\n * AUTHOR: Sun Yu\r\n *\r\n * HISTORY: 12/06/2002 \r\n *
2013-09-09
25