DCT
共 420 篇文章
DCT 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 420 篇文章，持续更新中。
基于ARM的MPEG 4视频编码器
分析了ARM7TDMI的结构特点，根据处理器结构对MPEG一4编码算法进行了优化。通过采用双Block DCT、优化的VLC编~ NGDS运动估计算法等方法，大幅度提高了编码器的速度，达到实时编码的要
改进型XYZ视频编码算法研究及其FPGA仿真.rar
随着多媒体技术的发展，对于静止图像和连续图像序列的压缩存储和网络传输等课题的研究也日益深入，各种编码方式层出不穷。从最初的基于二维离散余弦变换(DiscreteCosineTransform，DCT)的JPEG图像编码标准，到MPEG-1、MPEG-2、MPEG-4视频编码标准系列，从基于二维离散小波变换(DiscreteWaveletTransform，DWT)的零树小波编码，到多分等级树算法(
基于FPGA的JPEG200053提升小波研究与实现.rar
传统的图像压缩标准(JPEG)是基于DCT变换的，在压缩率较高的情况下存在马赛克效应并且解压缩后图像的主观质量不高。新的压缩标准JPEG2000改善了这些特性，在较高压缩率下仍然能得到很好的图像质量，而且支持渐进传输、ROI、以及有损和无损压缩。在很多场合下需要对图像进行实时的无损压缩，但是由于JPEG2000变换编码和熵编码算法复杂，运算强度高，现有的通用CPU加软件处理的方案难以达到目的，或者
基于FPGA的MJPEG编码器的研究及实现.rar
在视频传输系统中，最大障碍是视频数据的大数据量传输。故压缩就显得尤为必要。MJPEG是以25帧每秒传输的JPEG图像。本文根据JPEG基本压缩模式，通过前端图像采集芯片输出标准的4：2：2格式的图像流，在XILINX公司的SPARTAN IIE芯片下压缩，获得了良好效果，压缩比达到10：1。中间的各个环节同MATLAB下同等压缩相比，除了精度上有点差别外，基本一致。同专用芯片相比，比专用芯片灵活得
图像处理算法及压缩编码的研究与实现.rar
本文以“机车车辆轮对动态检测装置”为研究背景，以改进提升装置性能为目标，研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上实现图像采集控制、图像处理算法、JPEG(Joint Photographic Expert Group)压缩编码标准的基本系统。本文使用硬件描述语言Verilog，以RedLogic的RVDK开发板作为硬件平台，
基于FPGA的JPEG压缩编码的研究与实现.rar
随着移动终端、多媒体、通信、图像扫描技术的发展，图像应用日益广泛，压缩编码技术对图像处理中大量数据的存储和传输至关重要。同时， FPGA单片规模的不断扩大，在FPGA芯片内实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现图像压缩已成为一种必然趋势。JPEG静态图像压缩标准应用非常广泛，是图像压缩中主要的标准之一。研究JPEG图像压缩在FPGA上的实现，具有广阔的应用背景。 论文从实际工程
基于H.264编解码的算法优化研究及FPGA的硬件实现.rar
H.264/AVC是由ITU和ISO两大组织联合组成的JVT共同制定的一项新的视频压缩技术标准，在较低带宽上提供高质量的图像传输是H.264/AVC的应用亮点。在同样的视觉质量前提下，H.264/AVC比H.263和MPEG-4节约了50％的码率。但H.264获得优越性能的代价是计算复杂度的增加，据估计其编码的计算复杂度大约为H.263的3倍，因此很难应用于实时视频处理领域。针对这一现状，业内做了
基于FPGA的经济型MPEG2运动图像编码器IP核设计.rar
现场可编程门阵列(FPGA)具有使用灵活、体系结构可变、价格低廉、执行速度快等优点，很好地适应了现代远程教育中的多元化需求。因此，本文从经济实用的角度出发，为山区、偏远农村现代远程教育，设计了一种基于FPGA的经济型MPEG-2运动图像编码器的IP核。 本文在现代远程教育需求与运动图像编码标准MPEG-2的交叉点选题，针对山区、偏远农村现代远程教育这一特定的应用领域，开发基于FPGA的经济型MPE
H.264帧内预测算法优化及几个重要模块的FPGA实现.rar
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并
基于FPGA的JPEG实时图像编解码系统.rar
JPEG是联合图像专家组(Joint Picture Expert Group)的英文缩写，是国际标准化组织(ISO)和CCITT联合制定的静态图像压缩编码标准。JPEG的基于DCT变换有损压缩具有高压缩比特点，被广泛应用在数据量极大的多媒体以及带宽资源宝贵的网络程序中。 动态图像的JPEG编解码处理要求图像恢复质量高、实时性强，本课题就是针对这两个方面的要求展开的研究。该系统由图像编码服务器端和
基于FPGA的H264熵编码的研究与设计.rar
H．264/AVC是由国际电信联合会和国际标准化组织共同发展的下一代视频压缩标准之一。新标准中采用了新的视频压缩技术，如多模式帧间预测、1/4像素精度预测、整数DCT变换、变块尺寸运动补偿、基于上下文的二元算术编码(CABAC)、基于上下文的变长编码(CAVLC)等等，其中CABAC和CAVLC属于熵编码。 熵编码是H．264核心部分之一，因此对于熵编码核心模块的研究与设计具有比较重要的意义，本论
基于FPGA的静止图像压缩系统的研究——JPEG编码器的设计.rar
基于FPGA的静止图像压缩系统的研究-JPEG编码器的设计电力电子与电力传动数字图像在人们生活中的应用越来越广泛，由于原始图像数据量比较大，因此数字图像压缩技术逐渐成为图像应用的一个核心环节。在数字图像压缩领域，国际标准化组织于1992年推出的JPEG标准应用最为广泛。 本文基于FPGA设计了JPEG图像压缩系统，通过改进算法，优化结构，在合理的利用硬件资源的条件下，有效的挖掘出算法内部的并行性。
基于FPGA的H264视频编码器设计.rar
随着多媒体编码技术的发展，视频压缩标准在很多领域都得到了成功应用，如视频会议(H.263)、DVD(MPEG-2)、机顶盒(MPEG-2)等等，而网络带宽的不断提升和高效视频压缩技术的发展使人们逐渐把关注的焦点转移到了宽带网络数字电视(IPTV)、流媒体等基于传输的业务上来。带宽的增加为流式媒体的发展铺平了道路，而高效的视频压缩标准的出台则是流媒体技术发展的关键。H.264/AVC是由国际电信联合
基于FPGA的2DDCT处理器研究.rar
离散余弦变换(DCT)在图像编解码方面应用十分广泛，至今已被JPEG、MPEGl、MPEG2、MPEG4和H26x等国际标准所采用。由于其计算量较大，软件实现往往难以满足实时处理的要求，因而在很多实际应用中需要采用硬件设计的DCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的8×8二维DCT处理核的硬件实现。 本文首先介绍了DCT在图像处理中的作用和原理，说明了利用DC
基于FPGA的JPEG编码算法的优化设计与硬件实现.rar
在日常的生活中，每天都有大量的信息用数字进行存储、处理和传送。图像压缩所解决的问题就是尽量减少表示数字图像时需要的数据量。JPEG静态图像压缩算法(ISO/IEC 10918-1)因其对连续色调、多级灰度的静止图象具有优良的压缩特性得到了广泛使用，已成为目前多媒体通信中的图像压缩标准之一。本文基于现场可编辑门阵列(Field Programmable Gate Array)设计并实现了JPEG图像
基于FPGA的DCT域图像水印算法设计及其优化技术研究.rar
数字水印技术作为版权保护的重要手段越来越受到人们的关注。离散余弦变换(DCT)在图像水印研究领域占有举足轻重的地位，并且它与JPEG图像压缩标准兼容，所以DCT域图像水印具有广阔的应用前景。人们通常采用软件的方法来实现水印算法，但这种方法的实时性和安全性都不够理想。基于此，本文采用FPGA实现了一种DCT域的图像水印算法。它具有实时性好、可重构、安全性高等优点。论文首先介绍了一种快速的DUT算法，
基于帧内预测的静态图像编码器FPGA设计.rar
随着计算机技术和Internet的迅速发展，静态图像的压缩技术得到了迅速的发展和广泛的应用。JPEG是现有的应用广泛的静态图像压缩标准，JPEG2000作为新近的静态图像编码标准和JPEG相比有更高的压缩效率，且具有许多新的特点。 采用帧内预测的H.264/AVC帧内编码是H.264/AVC视频编码标准中的重要技术。它在编码图像质量和编码复杂度方面都与JPEG2000编码标准相比更有竞争力，是一种
JPEG编解码的FPGA仿真研究.rar
随着图像声纳技术的发展，对于大数据量图像数据的压缩成为必须要解决的一个课题。本文结合水声图像特点，应用VerilogHDL 语言在Quartus Ⅱ软件环境下设计实现了JPEG基本模式编解码器。 JPEG是国际标准化组织(ISO)和CCITT 联合制定的静态图像的压缩标准，是目前最常使用的图像存储格式。 论文首先介绍了JPEG编码的基本原理，然后根据编码的流程从总体结构上对JPEG编码器进行了模块
基于FPGA语音识别系统设计与实现.rar
近年来，语音识别研究大部分集中在算法设计和改进等方面，而随着半导体技术的高速发展，集成电路规模的不断增大与各种研发技术水平的不断提高，新的硬件平台的推出，语音识别实现平台有了更多的选择。语音识别技术在与DSP、FPGA、ASIC等器件为平台的嵌入式系统结合后，逐渐向实用化、小型化方向发展。 本课题通过对现有各种语音特征参数与孤立词语音识别模型进行研究的基础上，重点探索基于动态时间规整算法的DTW模
基于FPGA的静止图像压缩系统的研究——JPEG编码器的设计.rar
基于FPGA的静止图像压缩系统的研究-JPEG编码器的设计电力电子与电力传动数字图像在人们生活中的应用越来越广泛，由于原始图像数据量比较大，因此数字图像压缩技术逐渐成为图像应用的一个核心环节。在数字图像压缩领域，国际标准化组织于1992年推出的JPEG标准应用最为广泛。 本文基于FPGA设计了JPEG图像压缩系统，通过改进算法，优化结构，在合理的利用硬件资源的条件下，有效的挖掘出算法内部的并行性。