随着集成电路的设计规模越来越大，FPGA为了满足这种设计需求，其规模也越做越大，传统平面结构的FPGA无法满足实际设计需求。首先是硬件设计上的很难控制，其次就是计算机软件面临很大挑战，所有复杂问题全部集中到布局布线(P&R)这一步，而实际软件处理过程中，P&R所占的时间比例是相当大的。为了缓解这种软件和硬件的设计压力，多层次化结构的FPGA得以采用。所谓层次化就是可配置逻辑单元内部包含多个逻辑单元(相对于传统的单一逻辑单元)，并且内部的逻辑单元之间共享连线资源，这种结构有利于减少芯片面积和提高布通率。与此同时，FPGA的EDA设计流程也多了一步，那就是在工艺映射和布局之间增加了基本逻辑单元的装箱步骤，该步骤既可以认为是工艺映射的后处理，也可认为是布局和布线模块的预处理，这一步不仅需要考虑打包，还要考虑布线资源的问题。装箱作为连接软件前端和后端之间的桥梁，该步骤对FPGA的性能影响是相当大的。 本文通过研究和分析影响芯片步通率的各种因素，提出新的FPGA装箱算法，可以同时减少装箱后可配置逻辑单元(CLB)外部的线网数和外部使用的引脚数，从而达到减少布线所需的通道数。该算法和以前的算法相比较，无论从面积，还是通道数方面都有一定的改进。算法的时间复杂度仍然是线性的。与此同时本文还对FPGA的可配置逻辑单元内部连线资源做了分析，如何设计可配置逻辑单元内部的连线资源来达到即减少面积又保证芯片的步通率，同时还可以提高运行速度。 另外，本文还提出将电路分解成为多块，分别下载到各个芯片的解决方案。以解决FPGA由于容量限制，而无法实现某些特定电路原型验证。该算法综合考虑影响多块芯片性能的各个因数，采用较好的目标函数来达到较优结果。
上传时间： 2013-04-24
上传用户：zhaoq123
全球定位系统(GPS)可以向全球用户提供位置、速度和时间信息，在航空、航天、海上及陆地等诸多领域得到了广泛的应用，成为一种主要的导航手段。随着空间定位技术的不断发展，空间定位系统必将出现多元化。本文结合计算机技术，以GPS定位系统为例，研究了卫星定位技术中的GPS星座模拟器。 本文综述了卫星导航系统的历史，现状及发展的方向,介绍GPS模拟器的研究发展状况。详细研究了GPS卫星信号传输理论和GPS卫星定位原理。在此基础上，提出GPS模拟器的理论模型和实现方法,研究了GPS星座模拟器的设计思路、组成模块，分析各个模块的设计原理。在理论研究和分析的基础上，提出模拟器的FPGA的设计与实现,以FPGA为平台，用verilog硬件语言实现了卫星信号的模拟，详细研究了基带模块的实现方法,包括C/A码产生模块，导航电文合成模块，码转换模块。最后通过射频模块发出，完成卫星信号的模拟。在信号测试部分，用示波器，频谱仪，MATLAB程序对模拟信号进行了验证实验。验证结果表明，设计满足要求，达到预想目标。
上传时间： 2013-05-30
上传用户：hoperingcong
本文进行了基于FPGA的GPS直序伪码扩频接收机的设计和数字化硬件实现。论文首先对GPS卫星导航定位系统进行了分析，并对与数字化接收机直接相关联的GPS信号中频部分结合实际系统要求进行了设计和分析，由此确定了数字化伪码捕获跟踪接收机研制的具体要求，之后完成了接收机中频数字化方案设计。同时对伪码捕获跟踪后端的载波捕获跟踪的实现方案进行了描述和分析。最后利用EDA工具在FPGA芯片上实现了GPS数字化接收机的伪码捕获跟踪。 受工作环境的制约，GPS卫星接收机系统首先表现为功率受限系统，接收机必须满足在低信噪比条件下工作。同时接收机与卫星间高动态产生的多普勒频率，给接收机实现快速捕获带来了难度。通过仿真分析，综合了实现难度和性能两方面因素，针对小信噪比工作条件提出了改进型的序贯伪码捕获实施方案。同时按照捕获概率和时间的要求，对接收机偏压、上、下门限、NCO增益等进行了设计和仿真分析，确定了捕获的数字化实现方案，伪码跟踪采用超前滞后环方案。捕获完成后可使本地伪码与接收伪码的相对误差保持在±1/4码元范围内，而跟踪环路的跟踪范围为±4/3码元，保证了捕获到跟踪的可靠衔接，同时采用可变环路带宽措施解决了跟踪速度和精度的矛盾。 在数字化实现设计中，给出了详细的数字化实现方案和分析，这样在保证工作精度的同时尽量减少硬件资源的开销，利用EDA工具，采用Veilog设计语言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成数字化接收机伪码捕获跟踪的实现，并在其开发平台上对数字化接收机进行了仿真验证，在给定的工作条件下达到了设计性能和指标要求。
上传时间： 2013-04-24
上传用户：15510133306
一般由信源发出的数字基带信号含有丰富的低频分量，甚至直流分量，这些信号往往不宜直接用于传输，易产生码间干扰进而直接影响传输的可靠性，因而要对其进行编码以便传输。传统的井下信号在传输过程中普遍采用曼彻斯特码的编解码方式，而该方式的地面解码电路复杂。FPGA(现场可编程门阵列)作为一种新兴的可编程逻辑器件，具有较高的集成度，能将编解码电路集成在一片芯片上，而HDB3码(三阶高密度双极性码)具有解码规则简单，无直流，低频成份少，可打破长连0和提取同步方便等优点。基于上述情况，本文提出了基于FPGA的}tDB3编译码设计方案。 该研究的总体设计方案包括用MATLAB进行HDB3编译码算法的验证，基于FPGA的HDB3码编译码设计与仿真，结果分析与比较三大部分。为了保证该设计的可靠性，首先是进行编译码的算法验证；其次通过在FPGA的集成设计环境QuartusⅡ软件中完成HDB3码的编译、综合、仿真等步骤，通过下载电缆下载到特定的FPGA芯片上，用逻辑分析仪进行时序仿真；最后将算法验证结果与仿真结果作一对比，分析该研究的可行性与可靠性。 研究表明，基于FPGA的HDB3编译码设计具有体积小，译码简单，编程灵活，集成度高，可靠等优点。
上传时间： 2013-04-24
上传用户：siguazgb
JPEG是联合图像专家组(Joint Picture Expert Group)的英文缩写，是国际标准化组织(ISO)和CCITT联合制定的静态图像压缩编码标准。JPEG的基于DCT变换有损压缩具有高压缩比特点，被广泛应用在数据量极大的多媒体以及带宽资源宝贵的网络程序中。 动态图像的JPEG编解码处理要求图像恢复质量高、实时性强，本课题就是针对这两个方面的要求展开的研究。该系统由图像编码服务器端和图像解码客户端组成。其中，服务器端实时采集摄像头传送的动态图像，进行JPEG编码，通过网络传送码流到客户端；客户端接收码流，经过JPEG解码，恢复出原始图像送VGA显示。设计结果完全达到了实时性的要求。 本文从系统实现的角度出发，首先分析了系统开发平台，介绍FPGA的结构特点以及它的设计流程和指导原则；然后从JPEG图像压缩技术发展的历程出发，分析JPEG标准实现高压缩比高质量图像处理的原理；针对FPGA在算法实现上的特点，以及JPEG算法处理的原理，按照编码和解码顺序，研究设计了基于改进的DA算法的FDCT和IDCT变换，以及按发生频率进行优化的霍夫曼查找表结构，并且从系统整体上对JPEG编解码进行简化，以提高系统的处理性能。最后，通过分析Nios嵌入式微处理器可定制特性，根据SOPC Builder中Avalon总线的要求，把图像采集，JPEG图像压缩和网络传输转变成用户自定义模块，在SOPC Builder下把用户自定义模块添加到系统中，由Nios嵌入式软核的控制下运行，在FPGA芯片上实现整个JPEG实时图像编解码系统(soc)。 在FPGA上实现硬件模块化的JPEG算法，具有造价低功耗低，性能稳定，图像恢复后质量高等优点，适用于精度要求高且需要对图像进行逐帧处理的远程微小目标识别和跟踪系统中以及广电系统中前期的非线性编辑工作以及数字电影的动画特技制作，对降低成本和提高图像处理速度两方面都有非常重大的现实意义。通过在FPGA上实现JPEG编解码，进一步探索FPGA在数字图像处理上的优势所在，深入了解进行此类硬件模块设计的技术特点，是本课题的重要学术意义所在。
上传时间： 2013-04-24
上传用户：shangdafreya
基于微处理器的数字PID控制器改变了传统模拟PID控制器参数整定不灵活的问题。但是常规微处理器容易在环境恶劣的情况下出现程序跑飞的问题，如果实现PID软算法的微处理器因为强干扰或其他原因而出现故障，会引起输出值的大幅度变化或停止响应。而FPGA的应用可以从本质上解决这个问题。因此，利用FPGA开发技术，实现智能控制器算法的芯片化，使之能够广泛的用于各种场合，具有很大的应用意义。 首先分析FPGA的内部结构特点，总结FPGA设计技术及开发流程，指出实现结构优化设计，降低设计难度，是扩展设计功能、提高芯片性能和产品性价比的关键。控制系统由四个模块组成，主要包括核心控制器模块、输入输出模块以及人机接口。其中控制器部分为系统的关键部件。在分析FPGA设计结构类型和特点的基础上，提出一种基于FPGA改进型并行结构的PID温度控制器设计方法。在PID算法与FPGA的运算器逻辑映像过程中，采用将补码的加法器代替减法器设计，增加整数运算结果的位扩展处理，进行不同数据类型的整数归一化等不同角度的处理方法融合为一体，可以有效地减少逻辑运算部件。应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线，最后生成FPGA的编程文件。根据控制系统的要求，论文设计完成了12位模数AD转换器、数据显示器、按键等相关外围接口电路。 将一阶、纯滞后、大惯性电阻炉温作为控制对象，以EP1C3T144 FPGA为核心，构建PID控制系统。在采用Pt100温度传感器、分辨率为2℃、最大温度控制范围0～400℃的条件下，实验结果表明，达到无超调的稳定控制要求，为降低FPGA实现PID控制器的设计难度提供了有效的方法。
上传时间： 2013-05-24
上传用户：gyq
PROFIBUS现场总线技术是当今控制领域的一个热点。目前国内对于PROFIBUS-DP的应用和研究主要以西门子等国外大公司的成套设备为主，用单片机+固态程序的方法做PROFIBUS-DP接口控制器的技术比较成熟，而自主开发PROFIBUS-DP通用接口的研究却比较少。针对这一现状，本论文采用FPGA做控制器，提出了基于FPGA技术的从站接口通信模块的设计方案，使具有RS-232接口的从站可以通过该接口通信模块与PROFIBUS-DP主站进行通讯连接。 论文首先对PROFIBUS现场总线技术进行概述，主要从现场总线的技术特点、协议结构、传输技术、存取协议等方面进行介绍。对PROFIBUS-DP系统组成和配置、工作方式及数据传递、DP的功能和从站状态机制等进行研究和分析。然后详细论述了基于PROFIBUS-DP的通信接口的硬件及软件实现。 在硬件设计中，本文从PROFIBUS协议芯片SPC3实现的具体功能出发，结合EDA(Electronic Design Amomation)设计自项向下的设计思想，给出了总线接口的总体设计方案。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。并充分考虑了硬件的通用性及将来的扩展。 本设计使用VHDL描述，在此基础之上采用专门的综合软件对设计进行了综合优化，最后在FPGA(Field Programmable Gate Array)芯片EP1C6上得以实现。在软件设计中，详细介绍了通信接口的软件设计实现，包括状态机的实现、各种通信报文的实现、GSD文件的编写等。 再通过Siemens公司的CP5611网络接口卡和PC机做主站，使用COMPROFIBUS组态软件，组建系统进行通讯测试，得到良好结果。
标签： PROFIBUSDP FPGA 接口
上传时间： 2013-05-25
上传用户：xwd2010
在国家重大科学工程HIRFL-CSR的CSR控制系统中，需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SDRAM凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SDRAM却具有复杂的时序，为了降低成本，所以采用目前很为流行的EDA技术，选择可编程逻辑器件中广泛使用的现场可编程门阵列FPGA，使用硬件描述语言VHDL，遵循先进的自顶向下的设计思想实现对SDRAM控制器的设计。 论文引言部分简单介绍了CSR控制系统，指出论文的课题来源与实际意义。第二章首先介绍了存储器的概况与性能指标，其次较为详细介绍了动态存储器DRAM的基本时序，最后对同步动态随机存储器SDRAM进行详尽论述，包括性能、特点、结构以及最为重要的一些操作和时序。第三、四章分别论述本课题的SDRAM控制器硬件与软件设计，重点介绍了具体芯片与FPGA设计技术。第五章为该SDRAM控制器在CsR控制系统中的一个经典应用，即同步事例处理器。最后对FPGA技术进行总结与展望。 本论文完整论述了控制器的设计原理和具体实现。从测试的结果来看，本控制器无论从结构上，还是软硬件上设计均满足了工程实际要求。
上传时间： 2013-07-11
上传用户：hasan2015
在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间，市场潜力巨大，因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术：PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法，给出了实现方法，并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究，给出了设计方法，并通过了硬件验证。 本文的主要工作如下： ●首先对复用器整体功能进行详细分析，并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法，并根据FPGA特点给出一种新的PID映射方法，减少了逻辑资源的使用，提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台，并用c语言实现了SDT表的提取与重构算法，在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了．ASI接口，主要分析了位同步的实现过程，实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口，提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计，并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分，硬件平台及接口采用Verilog语言实现，PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活，且软件设计与硬件设计可同时进行，极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器，经测试达到了预期的性能和技术指标。
上传时间： 2013-06-10
上传用户：01010101
在工业领域中，经常需要在产品表面留下永久性的标识，通常作为便于今后追踪的商标、流水号、日期等等。特别在机械行业对零部件的管理，在市场上需要对其进行识别和质量跟踪。机械行业在零部件上的标记打印在追求美观的同时，要求有一定的打印速度和打印深度。标记打印能够为企业提供产品的可追溯性，更好的贯彻IS09000标准。 由于传统的标记打印在打印效率、美观以及防伪等方面存在问题，不适应现代化大生产要求，而激光打印技术虽然较好的克服了传统工艺的许多缺点，但激光器在恶劣的生成现场缺乏长期稳定性的工作特点的制约，不能完全满足生产实际的需要。为了弥补上述不足，适应大批量生产发展需要，气动标记打印技术成为一种较好的选择。 本课题在分析了现在市场上存在气动标记刻印系统的优缺点后，针对现有的标记打印机打印速度相对较慢，打印精度相对较低以及控制软件不灵活的缺点，设计了一套新的控制方案，使用FPGA作为核心控制器，配合PC机标记打印软件工作，代替以往PC或单片机的控制。该方案充分利用了FPGA可以高速并行工作的特点，能够高精度平稳的输出控制脉冲，使打印过程平稳进行。 本文描述了从总体方案设计到一些关键模块的设计思路和设计细节。根据设计要求，总体方案中提出了整个控制系统的划分和关键设计指标上的考虑。在硬件设计方面完成硬件电路设计，包括接口电路设计和抗干扰设计；在设计FPGA控制器时，采用了优化后的比较积分直线插补算法使得输出的插补脉冲均匀稳定；采用梯形速率控制算法，克服了速度突变情况时的失步或过冲现象；在软件方面，新开发了一套PC工业标记系统软件，采用了多线程技术和TTF矢量字库等技术。 整套标记打印系统经过较长时间的运行调试，表现稳定，现已经试用性投放市场．从生产厂家重庆恒伟精密机械有限公司和客户的反馈信息来看，系统工作稳定，打印速度达到设计指标，能够在256细分下驱动电机平稳快速运动，打印精度高，达到市场领先水平，并且得到客户充分的肯定。
上传时间： 2013-06-21
上传用户：rishian
