*项目名称：实时时钟模块 时钟芯片型号：DS1302 * *功能描述：作为一个时钟设置和读取模块 * *开始时间：06年02月10日 * *结束时间： *
上传时间： 2016-04-11
上传用户：nairui21
This guide describes Freescale’s BeeKit Wireless Connectivity Toolkit configuration tool used for ZigBee, 802.15.4, or SMAC application development. The guide describes system requirements, installation, and how to launch BeeKit. The book then guides users through a simple step-by-step process of how to open and load a demonstration project through the CodeWarrior IDE without further modification. This allows for a quick evaluation of Freescale’s ZigBee technology.
标签： configuration Connectivity Freescale describes
上传时间： 2013-12-24
上传用户：偷心的海盗
《环境统计管理办法》已于2006年10月18日经国家环境保护总局2006年第六次局务会议通过，现予公布，自2006年12月1日起施行。
上传时间： 2016-04-26
上传用户：shinesyh
成本系统三层结构源码 开发工具：Delphi 7.0+SQLServer 2005 主要技术：Midas、COM+ 所用第三方控件： FastReport V2.47 D7 Inforpower 4000 D7 DevExpress DBTree V1.31 D7 ExpressQuantumGrid V3.22 D7 ExpressNavBar V1.18 D7 PicShow V4.05 D7 FormHints V2.9.1 D7 中间层的安装和数据库链接配置请参考说明文档(Server_Setup.mht)。
标签： FastReport SQLServer Delphi Inforp
上传时间： 2016-04-29
上传用户：顶得柱
VHDL 源程序 开发环境：MAXPLUS II 10.2
上传时间： 2014-01-02
上传用户：阿四AIR
校园导游咨询：编制一个为来访客人进行最短路径导游的程序从厦门大学漳州校区的平面图中选取10个有代表性的景点，抽象成一个无向带权图。以图中顶点表示景点，边上的权值表示两地之间的距离。 2.本程序的目的是为用户提供路径咨询。根据用户指定的始点和终点输出相应路径，或者根据用户指定的景点输出景点的信息。
上传时间： 2016-05-06
上传用户：lo25643
VerilogHDL硬件描述语言之10
标签： VerilogHDL 硬件描述语言
上传时间： 2014-01-13
上传用户：集美慧
实现线性表的顺序存储表示及基于顺序存储表示实现线性表的初始化、查找、插入与删除等基本操作。具体实现要求：1．从键盘输入10个整数，产生顺序表，并输入结点值。2．从键盘输入1个整数，在顺序表中查找该结点的位置。若找到，输出结点的位置；若找不到，则显示“找不到”。3．从键盘输入2个整数，一个表示欲插入的位置i，另一个表示欲插入的数值x，将x插入在对应位置上，输出顺序表所有结点值，观察输出结果。4．从键盘输入1个整数，表示欲删除结点的位置，输出顺序表所有结点值，观察输出结果。附有实验结果截图
上传时间： 2016-05-12
上传用户：yt1993410
ST的ARM9芯片STR912的软件库函数V2.0
上传时间： 2016-05-15
上传用户：小眼睛LSL
运放稳定性 第一部分 一共上传10部分 环路稳定性基础
上传时间： 2016-05-24
上传用户：ma1301115706
