No.7信令系统中SCCP的国家规范YD/T 1126,对于开发No.7和IU接口有很大的参考学习价值
上传时间： 2017-06-02
上传用户：a6697238
中国联通声动炫铃业务技术规范,包含业务实现流程,接口等
上传时间： 2013-12-05
上传用户：qunquan
PC104学习资料-PC104总线规范V2.5中文版；接口定义，机械规范等资料
上传时间： 2017-08-22
上传用户：windwolf2000
大容量(2M)Flash sst25VF016B的驱动函数汇总 包括IO模拟SPI总线方式和C8051F020硬件SPI方式下的驱动 函数接口简单易用 代码规范简洁
上传时间： 2014-12-04
上传用户：lifangyuan12
开关电源的PCB设计规范.doc
上传时间： 2021-12-12
上传用户：qdxqdxqdxqdx
知名电源企业-PCB工艺设计规范，知名电源企业-PCB工艺设计规范
上传时间： 2022-01-10
上传用户：
CPCI_E标准规范 CompactPCI® Express SpecificationThe documents in this section may be useful for reference when reading the specification. The revision listed for each document is the latest revision at the time this specification was published. Newer revisions of these documents may exist, so refer to the newest revision. Many of these documents are referenced throughout this specification. Refer to the newest revision of the document unless a specific revision is referenced. • PCI Express Base Specification 3.0. PCI Special Interest Group (PCI-SIG). • PCI Express Card Electromechanical (CEM) Specification 3.0. PCI Special Interest Group (PCI-SIG). • PCI Express to PCI/PCI-X Bridge Specification, Rev. 1.0. PCI Special Interest Group (PCI-SIG). • PCI Express Jitter White Paper. PCI Special Interest Group (PCI-SIG). • PCIe Rj Dj BER White Paper. PCI Special Interest Group (PCI-SIG). • PHY Electrical Test Specification for PCI Express Architecture. PCI Special Interest Group (PCI SIG). • System Management Bus (SMBus) Specification, Version 2.0. Smart Battery System Implementer’
标签： CPCIE
上传时间： 2022-02-23
上传用户：
VESA（EDP）显示接口技术规范，EDP 1.4技术标准描述
上传时间： 2022-03-19
上传用户：
MIPI DSI显示接口协议和规范，版本是V1.01.00.
上传时间： 2022-03-23
上传用户：
GPIB为PC机与可编程仪器之间的连接系统定义了电气、机械、功能和软件特性。在自动测试领域中，GPIB通用接口是测试仪器常用的接口方式，具有一定的优势。通过GPIB组建自动测试系统方便且费用低廉。而GPIB控制芯片是自动测试系统中的关键芯片。目前，此类芯片只有国外少数公司生产，不仅价格昂贵，而且购买不便。因此，GPIB接口芯片的国产化、自主化对我国的自动测试产业具有重大的意义。本文通过对IEEE-488协议的理解与裁减，定义了一款包含具有讲者，听者，控者三个功能的GPIB接口控制规范。采用标准数字IC设计流程，对协议状态机化简后，进行了RTL级的Verilog编码设计，基于FPGA进行了原型验证。根据需要，对芯片的内部进行了时钟门控处理来降低功耗。采用芯片引脚复用和JTAG测试原理，对芯片内部增加了测试电路，方便了内部状态的测试，实现了可测试性设计。该芯片的工作时钟频率为8MHz，通过Synopsys的工具DC对源代码进行了综合；使用PT对设计进行了静态时序分析；采用Cadence公司的Silicon Ensemble对综合后的网表进行了版图设计，对芯片内部的电源网络和时钟树做了特殊处理，在国外的某5V0.5/m标准数字单元库下进行了mapping，芯片规模10万门左右，裸片面积为1.5mm×1.7mm。
上传时间： 2022-06-25
上传用户：zhaiyawei
