Chapter+1技术资料下载专区，收录7,387份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
VHDL数字钟设计程序 设计要求 基本要求： 1、24小时计数显示； 2、具有校时功能（时，分） ； 附加要求： 1、实现闹钟功能（定时，闹响）；
实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器，例1是其VHDL描述。由实验图1所示，图中间是4位锁存器；rst是异步清信号，高电平有效；clk是锁存信号；
支持S3C24x0/yaffs/USB/CS8900/DM9000/OpenJTAG/Nor,Nand启动的u-boot 添加的功能： 1. 同时支持S3C2410和S3C2440 2. 支持串口xmodem协议 3. 支持USB下...
实验四(第二版)：用 Atmega8 实现D触发锁存器的功能 实现目的： 1． 管脚设定为输入时，了解如何可以编程设定上拉电阻。 2． 如何使用软件控制取样频率及时间，达到一定的抗干扰目的 3． 为了让程序运行更稳定，防止跑飞，如何...
1.走时,六位LED7段数码管接24小时制显示时钟。 2.一个按键实现选曲（2～3首歌），并且要将所选的曲号通过显示器显示出来。 3.一个按键用来实现播放，播放结束后正常显示时钟，一个按键用来实现停止。 4.通过单片机的P1口的...
对PL0原编译器进行了以下的扩充：1.增加以下保留字else(elsesym), for(forsym),to(tosym),downto(downtosym),return(returnsym),[(lmparen),](rmparen)...
在一个N×N的国际象棋棋盘上放置N（1 £ N £ 12）个皇后,使其不能互相攻击，即任意两个皇后都不能处于同一行、同一列或同一斜线上，问所有正确的摆法。
//接收端的解码模块（可综合） //在信号接收的刚开始发送端发送的是10个1信号， //即10个+M序列，所以我们在开始时每接收到一个信号做一次累加运算 //当出现正的高峰时则认为达到同步，进入同步解调过程（mainbody）。 /...
ATmega8-Protues仿真之1 前言.pdf ATmega8-Protues仿真之2 LED 数码管.pdf ATmega8-Protues仿真之3 键盘扫描.pdf ATmega8-Protues仿真之4 外部中断学...