客户经常在Flash校验这一块碰到问题。这里整理了遇到的常见问题，并基于IAR，KEIL这两种IDE介绍如何配置FLASH的CRC计算的方法。
上传时间： 2022-03-06
上传用户：20125101110
循环冗余检验CRC算法原理及C语言实现
上传时间： 2022-04-04
上传用户：jiabin
基于LabVIEW的CRC-16程序分析与实现
上传时间： 2022-04-04
上传用户：
Modbus通信协议中CRC校验的快速C语言算法
上传时间： 2022-04-05
上传用户：
RS485与STM32通讯，PC为上位机。详细的stm32编程程序，包括CRC校验.rar
上传时间： 2022-06-28
上传用户：
VIP专区-嵌入式/单片机编程源码精选合集系列（4）资源包含以下内容：1. I2C接口设计文档.2. 非常有用的自抗扰pid控制器程序。搞控制的可以看看。.3. 卡尔曼滤波在化工传热过程中的应用.4. 交通灯模拟控制器.5. uc/os操作系统的文件系统源码.6. 999秒的定时器.7. 24CXX的读写操作.8. 12864LCM的应用实例.9. 开发源代码的CPU卡的COS源程序。.10. 汇编语言编写的抢答器设计报告.11. 用汇编语言编写的步进电机的课程设计.12. 微型计算机接口枪答器课程设计.13. tcp/ip 协议的源码.14. 2500ad 的6502 编译器资料.15. 6502 的编译器的源码和文档.16. cc65 的编译器文档.17. 一个汉字显示的例子（嵌入式）.18. at29c040 card 读写程序源码.19. 嵌入式的命令行解释器.20. 研华数据采集卡PCI1713,PCI1720,PCL730测试程序.21. 在嵌入式系统DeltaSYSTEM中实现PING主机.22. 机器人的实时控制。VxWork,Windows系统在机器人控制方面的应用。链接来自 http://www.automationit.hut.fi.23. pci驱动程序的源代码.24. 在大型通信系统（机架插板式）中多块单板通过TDM总线.25. 嵌入式TCPIP协议.26. rtLinux源代码.27. pid学习资料代码.28. 多线程管理器源代码thread manager,VC开发的.29. s3c44b0的bootload程序.30. 在ADS和SDT上都可运行的S3C44B0的源程序.31. LCD的源代码.32. 在GNU上开发的应用程序源代码.33. 在线编辑WORD文档.34. 实时多任务系统内核分析.35. PLD实验参考源程序.36. 世界各国电话来电显示标准.37. 第十三届全国电源技术年会论文集锦.38. A CCITT-16 CRC calculator. The source contains both the calculated (smaller but slower) version, and.39. 8051 RC5 Decoder A simple RC5 decoder written in C . Written to emulate a SAA3049..40. 开源嵌入式数据库Berkeley DB-4.2.52.
上传时间： 2013-04-15
上传用户：eeworm
单片机开发过程中用到的多功能工具，包括热敏电阻RT值--HEX数据转换；3种LED编码；色环电阻计算器；HEX/BIN 文件互相转换；eeprom数据到C/ASM源码转换；CRC校验生成；串口调试，带简单而实用的数据分析功能；串口/并口通讯监视等功能. 用C++ Builder开发，无须安装，直接运行，不对注册表进行操作。纯绿色软件。
标签： 超级单片机
上传时间： 2013-06-19
上传用户：6546544
固态硬盘是一种以FLASH为存储介质的新型硬盘。由于它不像传统硬盘一样以高速旋转的磁盘为存储介质，不需要浪费大量的寻道时间，因此它有着传统硬盘不可比拟的顺序和随机存储速度。同时由于固态硬盘不存在机械存储结构，因此还具有高抗震性、无工作噪音、可适应恶劣工作环境等优点。随着计算机技术的高速发展，固态硬盘技术已经成为未来存储介质技术发展的必然趋势。 本文以设计固态硬盘控制芯片IDE接口部分为项目背景，通过可编程逻辑器件FPGA，基于ATA协议并使用硬件编程语言verilog，设计了一个位于设备端的IDE控制器。该IDE控制器的主要作用在于解析主机所发送的IDE指令并控制硬盘设备进行相应的状态迁移和指令操作，从而完成硬盘设备端与主机端之间基本的状态通信以及数据通信。论文主要完成了几个方面的内容。第一：论文从固态硬盘的基本结构出发，分析了固态硬盘IDE控制器的功能性需求以及寄存器传输、PIO传输和UDMA传输三种ATA协议主要传输模式所必须遵循的时序要求，并概括了IDE控制器设计的要点和难点；第二：论文设计了IDE控制器的总体功能框架，将IDE控制器从功能上分为寄存器部分、顶层控制模块、异步FIFO模块、PIO控制模块、UDMA控制模块以及CRC校验模块六大子功能模块，并分析了各个子功能模块的基本工作原理和具体功能设计；第三：论文以设计状态机流程和主要控制信号的方式实现了各个具体子功能模块并列举了部分关键代码，同时给出了主要子功能模块的时序仿真图；最后，论文给出了基于PIO传输模式和基于UDMA传输模式的具体指令操作流程实现，并通过SAS逻辑分析仪和QuartusⅡ对IDE控制器进行了功能测试和分析，验证了本论文设计的正确性。
上传时间： 2013-07-31
上传用户：liangrb
现代的计算机追求的是更快的速度、更高的数据完整性和灵活性。无论从物理性能，还是从电气性能来看，现今的并行总线都已出现了某些局限，无法提供更高的数据传输率。而SATA以其传输速率快、支持热插拔、可靠的数据传输等特点，得到各行业越来越多的支持。 目前市场上的SATA IP CORE都是面向IC设计的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上实现SATAⅡ协议，对SATA技术的推广、国内逻辑IP核的发展都有一定的意义。 本文将SATAⅡ协议的FPGA实现划分成物理层、链路层、传输层和应用层四个模块。提出了物理层串行收/发器设计以及物理链路初始化方案。分析了链路层模块结构，给出了作为SATAⅡ链路层核心的状态机的设计。为满足SATAⅡ协议3．0Gbps的速率，采用扩大数据处理位宽的方法，设计完成了链路层的16b/20b编码模块，同时为提高数据传输可靠性和信号的稳定性，分别实现了链路层CRC校验模块和并行扰码模块。在描述协议传输层的模块结构的基础上，给出了作为传输层核心的状态机的设计，并以DMA DATA OUT命令的操作为例介绍了FIS在传输层中的处理过程。完成了命令层协议状态机的设计，并实现了SATAⅡ新增功能NCQ技术，从而使得数据传输更加有效。最后为使本设计应用更加广泛，设计了基于AHB总线的用户接口。 本设计采用Verilog HDL语言对需要实现的电路进行描述，并使用Modelsim软件仿真。仿真结果表明，本文设计的逻辑电路可靠稳定，与SATAⅡ协议定义功能一致。
上传时间： 2013-06-16
上传用户：cccole0605
随着图像声纳技术的发展，对于大数据量图像数据的压缩成为必须要解决的一个课题。本文结合水声图像特点，应用VerilogHDL 语言在Quartus Ⅱ软件环境下设计实现了JPEG基本模式编解码器。 JPEG是国际标准化组织(ISO)和CCITT 联合制定的静态图像的压缩标准，是目前最常使用的图像存储格式。 论文首先介绍了JPEG编码的基本原理，然后根据编码的流程从总体结构上对JPEG编码器进行了模块划分。对于2D—DCT变换采用了行列分离的快速算法；针对水声图像特点采用了DC系数直接编码。以一幅真实的水声图像作为JPEG编码器的测试输入，对编码器输出的码流经过软件编程后正确显示出了JPEG图片，并分析了压缩图像效果和质量。 JPEG解码器采用了和JPEG编码器对称的模块划分，2D—IDCT变换同样采用了行列分离的快速算法；根据JPEG标准中哈夫曼编码的特点，哈夫曼解码采用了浓缩哈夫曼表法，降低了存储资源，提高了解码速度。对经本文设计的JPEG解码器解码后的图片和原图片进行了比较分析，结果表明本设计满足要求。
上传时间： 2013-05-25
上传用户：sn2080395
