CPU-FPGA
CPU-FPGA技术资料下载专区,收录10,000份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
CPU-FPGA 全部资料 10,000 份
谈谈FPGA中的电源管理创新
深入解析FPGA中电源管理的创新设计,涵盖动态电压调节、低功耗架构优化及实时监控策略。工程师可借鉴实际项目中的高效节能方案,提升系统性能与稳定性。
基于FPGA的异步FIFO的软硬件实现,通过VERILOG编程实现后下载到FPGA芯片
基于FPGA的异步FIFO的软硬件实现,通过VERILOG编程实现后下载到FPGA芯片
华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料: FPGA技巧Xilinx.p
华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教...
详细的说明了FPGA设计的整个流程 FPGA设计全流程Modelsim>>Synplify.Pro>>ISE
详细的说明了FPGA设计的整个流程 FPGA设计全流程Modelsim>>Synplify.Pro>>ISE
该程序使每次CPU响应外部中断IRQ3时显示字符串“THIS IS A 8259A INTERRUPT!”。中断10次后
该程序使每次CPU响应外部中断IRQ3时显示字符串“THIS IS A 8259A INTERRUPT!”。中断10次后,程序返回DOS。 中断请求通过ISA总线的IRQ3端输入,中断源用单脉冲源代替(来自实验箱)。
CPU.H CPU相关定义 Main.C 主函数 Ks0108.C LCD驱动 ASCII.c 8x8 8x16 英文字模 KeyScan.C 键盘扫描 MenuPara.C 菜单
CPU.H CPU相关定义 Main.C 主函数 Ks0108.C LCD驱动 ASCII.c 8x8 8x16 英文字模 KeyScan.C 键盘扫描 MenuPara.C 菜单函数使用模版 MenuTop.C 顶...
东南大学学生数字系统设计实验:用VHDL语言编写Printer与CPU互连的接口程序
东南大学学生数字系统设计实验:用VHDL语言编写Printer与CPU互连的接口程序
基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明 FPGA
基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input  ...