CPLD
CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
资源总数
500
CPLD 全部资料 500 份
AN485_CH-MAX II CPLD 中的串行外设接口主机（verilog SPI）
AN485_CH-MAX II CPLD 中的串行外设接口主机（verilog SPI）
2013-12-14
146