CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
用单片机与CPLD做的等精度频率计，误差精确到十亿分之一
基于单片机与CPLD的 等精度频率计，VHDL语言
采用CPLD来培植ALTERA公司的CYCLONE系列FPGA，（AS，PS，FAS）可选
基于CPLD的FSK信号发生器的设计.PDF
ju继续上载CPLD的黄金参考源代码，希望对电子爱好者有所帮助
24秒倒计时系统（有跑马灯） 利用CPLD
cpld fpga 一些应用实例程序的源代码.
CPLD 9536 程序 我自己用的代码. VHDL语言
加载登录表单中...
加载注册表单中...
加载表单中...