CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
IIC 接口EEPROM 存取实验（verilog实现） 按动开发板键盘某个键 CPLD 将拨码开关的数据写入EEPROM 的某个地址，按动另 外一个键，将刚写入的数据读回CPLD，并在数码管上显示。帮助读者掌握I2C 的总线协 ...
详细描述了在FPGA/CPLD设计过程中应注意的地方,和如何提高设计效率,对FPGA设计者有很好的帮助
Writing Efficient C for ARM 基于ARM内核微处理器操作系统的移植 基于ARM的嵌入式开发(PDF ARM中国) ARM+DSP+CPLD开发板 s3c2410(arm9)protel99格...
Writing Efficient C for ARM 基于ARM内核微处理器操作系统的移植 基于ARM的嵌入式开发(PDF ARM中国) ARM+DSP+CPLD开发板 s3c2410(arm9)protel99格...
递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器，并用数码管显示当前计数值
<系统时序基础理论.doc>,9页 虽然简短,但从其文其图及其公式可以看出,是CPLD/FPGA设计的必修课.
一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S，用三位数码管显示。 （1） 倒计时：通过小键盘可以实现设定计时时间（以秒为单位，最大计时时间为99.9秒）。通过键盘实现...
摘要：介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术（DDS）的三相多波形函数发生器的基本原理，并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序