CPLD
CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
资源总数
1,379
CPLD 热门资料
查看全部 1,379 份 →< ALTERA FPGA/CPLD 高级篇>>光盘资料中 体会“面积和速度的平衡与互换” 例程
< ALTERA FPGA/CPLD 高级篇>>光盘资料中 体会“面积和速度的平衡与互换” 例程
2016-05-25
91
东南大学Verilog讲义 Verilog 语言作为CPLD和FPGA开发语言,比VHDL相比有更多的优势.
东南大学Verilog讲义 Verilog 语言作为CPLD和FPGA开发语言,比VHDL相比有更多的优势.
2017-03-20
39
LJ-MC500B 是集MCS-51单片机开发板、AVR单片机开发板、CPLD开发板、单片机烧录器以及单片机与CPLD复杂实验于一体的一款功能强大的综合开发实验平台。板上资源 丰富
LJ-MC500B 是集MCS-51单片机开发板、AVR单片机开发板、CPLD开发板、单片机烧录器以及单片机与CPLD复杂实验于一体的一款功能强大的综合开发实验平台。板上资源 丰富，从简单到复杂，包含了单片机的最小系统以及复杂的单片机系统...
2017-01-25
166
：CPLD 可编程技术具有功能集成度高、设计灵活、开发周期短、成本低等特 点。介绍基于ATMEL 公司的CPLD 芯片ATF1508AS 设计的串并转换和高速 USB 及其在高速高精度数据采集系统
：CPLD 可编程技术具有功能集成度高、设计灵活、开发周期短、成本低等特 点。介绍基于ATMEL 公司的CPLD 芯片ATF1508AS 设计的串并转换和高速 USB 及其在高速高精度数据采集系统中的应用
2017-09-18
39
网上流传的usb_blaster原理图里的CPLD源码,主要是实现usb时序转换成JATG时序输出！
网上流传的usb_blaster原理图里的CPLD源码,主要是实现usb时序转换成JATG时序输出！
2014-06-05
124