本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计,包括偶数分频、非 50%占空比和 50%占空比的奇数分频、半整数 (N+0.5)分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合,形成可使 ...
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计,包括偶数分频、非 50%占空比和 50%占空比的奇数分频、半整数 (N+0.5)分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合,形成可使 ...
用Altera CPLD做为控制器从Flash上读取image文件对Altera FPGA编程...
MAX+plus II FPGA CPLD开发软件完美无限制破解版...
该文档为FPGA_ASIC-基于CPLD工作模式可调的线阵CCD驱动电路的设计讲解文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………...
基于Altera FPGA_CPLD的电子系统设计及工程实践书籍源代码...