虫虫虫开发者社区

上传资源

CPLD+VHDL

CPLD+VHDL技术资料下载专区，收录5,547份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。

资源总数

5,547

CPLD+VHDL 热门资料

查看全部 5,547 份 →

研究在各种不同平台上对各种误差控制代码的性能分析和能量消费,并详细地对不同的限制误差控制代码用VHDL实现和仿真。

研究在各种不同平台上对各种误差控制代码的性能分析和能量消费,并详细地对不同的限制误差控制代码用VHDL实现和仿真。

2013-12-28 146 CPLD+VHDL

本程式為使用VHDL撰寫的I2C controller modular, 使用者可以輕易的套用, 方便控制i2C的硬件. 也可以從code style了解I2C的spec. 動作模式. 極適用於初學者

本程式為使用VHDL撰寫的I2C controller modular, 使用者可以輕易的套用, 方便控制i2C的硬件. 也可以從code style了解I2C的spec. 動作模式. 極適用於初學者.

2013-12-24 100 CPLD+VHDL

假前做了电子课程设计,感触颇深。老师安排一个题目,在一周时间里拿出成果。我们从熟悉quartus软件,到自学vhdl语言,再到设计程序,

假前做了电子课程设计,感触颇深。老师安排一个题目,在一周时间里拿出成果。我们从熟悉quartus软件,到自学vhdl语言,再到设计程序,

2016-03-11 74 CPLD+VHDL

以两片由TI 公司生产的数字信号处理器TMS320C6203B 为核心,用可编程逻辑阵列CPLD 进行逻辑控制,采用现场可编程门阵列FPGA 作图像的预处理和进行双数字信号处理器(DSP) 之间的

以两片由TI 公司生产的数字信号处理器TMS320C6203B 为核心,用可编程逻辑阵列CPLD 进行逻辑控制,采用现场可编程门阵列FPGA 作图像的预处理和进行双数字信号处理器(DSP) 之间的通讯,实现了实时相关的图像处理。此系...

2016-05-11 39 CPLD+VHDL

数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.

数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.

2015-06-09 159 CPLD+VHDL

这是用VHDL语言(硬件描述语言)写的一个二维 8*8块的离散余弦变换(DCT)以及反变换(IDCT).全同步设计,低门数.可以用于多媒体及打印应用领域.

这是用VHDL语言(硬件描述语言)写的一个二维 8*8块的离散余弦变换(DCT)以及反变换(IDCT).全同步设计,低门数.可以用于多媒体及打印应用领域.

2015-06-03 57 CPLD+VHDL

该程序用VHDL硬件描述语言编写而成,已调试通过,程序运行后可实现三分频,这样就用软件设计代替了硬件设计,方便,稳定,不需要硬件调试!

该程序用VHDL硬件描述语言编写而成,已调试通过,程序运行后可实现三分频,这样就用软件设计代替了硬件设计,方便,稳定,不需要硬件调试!

2013-12-24 187 CPLD+VHDL

[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][

[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三...

2014-09-06 83 CPLD+VHDL