CPLD+VHDL技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
通过VHDL实现4位全加器,8位全加器,和8位通用寄存器的设计
异步串口通信VHDL源代码,通过了验证,最高通信速率可达384
用VHDL实现地铁售票系统
moore状态机~~~ 用vhdl语言实现
VHDl在FPGA上实现浮点运算,给初学者使用
交通灯控制系统VHDL源码,用VHDL语言、MAXPLUS2环境设计实现
大学VHDL实验数字钟源码,有的专业数字电路实验设计也有要求做的。
24位AD PCM1770的VHDL控制模块,经实践检验可用
加载登录表单中...
加载注册表单中...
加载表单中...