CPLD+VHDL技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
up_counter code use VHDL for FPGA
VHDL控制ADC0809芯片,实现AD转化及采集后数据的读写。
vhdl的参考书,书中有vhdl的语法介绍,vhdl的深入学习,很详细
生成m序列,经测试,代码可行。走过路过不要错过!
本人自己课程设计的代码 使用VHDL设计信号发生器 内涵详细的设计文档 说明文档 和代码注释
用图形输入实现了4位全加器,图形思路清晰,非常适合初学者掌握。
数字钟的24小时的程序,可用于多功能数字钟的时分秒的设计
用vhdl语言设计九九乘法表,适用于quartus软件环境中运行
加载登录表单中...
加载注册表单中...
加载表单中...